[发明专利]半导体器件

说明书

相关申请的交叉引用

本申请要求于2006年5月12日提交的日本专利申请No.2006-133680的优先权，据此将其内容通过参考引入本申请。

技术领域

本发明涉及叠置结构的系统级封装(SIP)的半导体器件，其中将两个半导体芯片堆积并容纳在一个封装中。

背景技术

在进行两个半导体芯片叠置的SIP中，将诸如球栅阵列(BGA)的模块端子布置在模块衬底的背表面中。在模块衬底的表面上，形成与模块端子结合的键合引线。利用导线，将所叠置的两个半导体芯片的对应电极焊盘连接到键合引线。当沿着两个半导体芯片的同一侧布置多个电极焊盘时，沿着模块衬底的一侧，以前后两行布置与它们连接的键合引线。例如，利用导线将前一行的键合引线连接到朝下布置的半导体芯片的电极焊盘，并且利用导线将后一行的键合引线连接到朝上布置的半导体芯片的电极焊盘。对于这样的连接配置，由于当把上半导体芯片的电极焊盘直接连接到对应的键合引线并且连接导线变长时，存在导线与半导体芯片和其它导线接触的问题，所以在专利文献1中示出了下列结构作为从上半导体芯片的电极焊盘到对应的键合引线的连接，即，中继端子形成在下半导体芯片中，导线从上半导体芯片的电极焊盘连接到中继端子，以及导线从中继端子连接到对应的键合引线。特别是在专利文献1中，由于朝上叠置的半导体芯片的尺寸受其中将中继端子布置到所叠置的下半导体芯片两侧的这样结构限制，所以提出一种结构，其中去掉一个中继端子，使结构偏离到失去中继端子的那一侧，并且在其上叠置另一半导体芯片。通过使上半导体芯片靠近于下半导体芯片的边界部分，并且使其偏离，可以使将上半导体芯片的电极焊盘连接到模块衬底的键合引线的导线变短到可以在靠近的那侧处直接连接的程度。作为结果，推测到可以从朝下叠置的半导体芯片一侧除去中继端子，并且可实现朝下叠置的半导体芯片的小型化。

[专利文献1]日本未审专利公开No.2002-43503

发明内容

关于在功能上可以直接连接的电极焊盘，如形成存储控制器的地址输出端子的电极焊盘以及形成存储器的地址输入端子的电极焊盘，可采用这样的结构：每个电极焊盘连接到键合引线，并且对应的键合引线与模块衬底中的布线结合。即使是在功能上可以直接连接的电极焊盘，也要应对其中它们的排列没有相互聚集的情况。

然而，当键合引线的数目增加时，例如进行两级半导体芯片的叠置时，与第一级半导体芯片对应的键合引线行以及与所叠置的第二级半导体芯片对应的键合引线行将分别在半导体芯片的左和右(或周围)布置成两行，并且变得难以使模块衬底小型化。专利文献1的技术倾向于通过使上半导体芯片与所叠置的下半导体芯片偏离并进行布置，而使下半导体芯片的尺寸较小。其中没有关于在信号输入输出功能上可以直接连接的电极焊盘之间的互连方面使模块衬底小型化的暗示。

当对第一级半导体芯片进行倒装芯片连接，使得前表面(电极焊盘形成表面)可以面对模块衬底的前表面(键合引线形成表面)时，由于与第一级半导体芯片的电极焊盘对应的多个键合引线不会布置在半导体芯片的周围下方，而布置在半导体芯片的背表面下方，所以模块衬底的小型化是可能的。然而，当应用倒装芯片连接时，与导线键合方法相比，制造成本将变高。

于是，本发明人研究了当在功能上可以直接连接的电极焊盘的排列在所叠置的半导体芯片之间聚集到一定程度时，直接连接这种电极焊盘的情况。通过直接连接，因为可以减少模块衬底上的键合引线的数目，并且可以使得在模块衬底内对应的键合引线之间连接的布线变得不必要，所以可有助于模块衬底的简化。然而，即使这可以减少键合引线的数目，但如果其空区域分散在模块衬底上，则也无法有助于模块衬底的小型化。

本发明的目的在于提供关于在功能上可以直接连接的电极焊盘之间的互连，可以有助于模块衬底的小型化的半导体器件。

本发明的目的在于提供可以降低半导体器件的制造成本的技术。

从这里的描述和附图，本发明的上述以及其它目的和新颖特征将变得显而易见。

下面将简要地概述在本申请公开的发明中的典型发明。