[发明专利]扫描驱动器

说明书

技术领域

本发明涉及一种扫描驱动器，特别是涉及一种使用两组地址讯号来决定扫描讯号的扫描驱动器。

背景技术

图1示出了具有256个扫描讯号的传统扫描驱动器100的架构图。扫描驱动器100包括移位缓存器110、控制单元120、电平移位单元130与输出缓冲单元140。移位缓存器110接收一起始讯号DI0与时钟讯号CPV。当起始讯号DI0转为致能时，移位缓存器110始依据时钟讯号CPV，于256个时钟周期依序致能地址讯号A(1)至A(256)。控制单元120接收地址讯号A(1)至A(256)，依据控制讯号XON进一步决定是否强制致能所有地址讯号A(1)至A(256)。电平移位单元130接收地址讯号A(1)至A(256)，并提高地址讯号A(1)至A(256)的讯号摆幅。输出缓冲单元140接收经提高讯号摆幅的地址讯号A(1)至A(256)，缓冲后输出对应地址讯号A(1)至A(256)的扫描讯号G(1)至G(256)。

图2示出了电平移位单元130与输出缓冲单元140中，对应每个地址讯号的电平移位电路131与输出缓冲电路141的电路图。扫描驱动器100输出256个地址讯号，因此需要256个图2的电平移位电路131与输出缓冲电路141。在图2中，电平移位电路131是以接收地址讯号A(1)，由缓冲电路141输出对应此地址讯号的扫描讯号G(1)为例。地址讯号A(1)包括差动讯号A1N与A1P。

由于电平移位电路131内的晶体管需考虑彼此间的尺寸比例，因此电平移位电路131所占的面积很大。如此一来，扫描驱动器的成本即会增加。

发明内容

本发明涉及一种扫描驱动器，于M×N个时钟周期内，藉由分别致能N个第一地址讯号之一与M个第二地址讯号之一，分别致能M×N个扫描讯号之一。

根据本发明(的第一方面)，提出一种扫描驱动器。此扫描驱动器用于一液晶显示器。此扫描驱动器包括一第一地址逻辑单元、一第二地址逻辑单元、第一电平移位单元、第二电平移位单元与一译码单元。第一地址逻辑单元依据一第一控制讯号，于一第K个时钟周期内，致能N个第一地址讯号的一第i个第一地址讯号。i等于K/N的余数。当K为N的倍数时，i等于N。第二地址逻辑单元依据第一控制讯号，于第K个时钟周期内，致能M个第二地址讯号的一第j个第二地址讯号。j等于K/N的商数加1。第一电平移位单元用以提升第一地址讯号的讯号摆幅。第二电平移位单元用以提升第二地址讯号的讯号摆幅。当第i个第一地址讯号为致能，且第j个第二地址讯号为致能时，译码单元致能M×N个扫描讯号的一第(j-1)×N+i个扫描讯号。其中，K、M与N分别为一正整数，i为小于或等于N的正整数，j为小于或等于M的正整数。

为使本发明的上述内容能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。

附图说明

图1示出了具有256个扫描讯号的传统扫描驱动器的架构图。

图2示出了电平移位单元与输出缓冲单元中，对应每个地址讯号的电平移位电路与输出缓冲电路的电路图。

图3示出了本发明实施例的扫描驱动器的架构图。

图4示出了本发明实施例的扫描驱动器的第一地址讯号、第二地址讯号、控制讯号与时钟讯号的时序图。

图5示出了本发明实施例的扫描驱动器的译码单元与输出缓冲单元内的译码电路与输出缓冲电路的电路图。

图6示出了另一种或非门(NOR)译码电路的电路图。

图7示出了本发明另一实施例的扫描驱动器。

图8示出了图7的扫描驱动器的译码单元内部的译码电路的架构图。

图9示出了图8的译码电路与图7的缓冲单元内部的缓冲电路的电路图。

附图符号说明

110：移位缓存器

120、321、322、721、722：控制单元

130、331、332、731、732：电平移位单元

140、350、750：输出缓冲单元

311、711：第一地址逻辑电路

312、712：第二地址逻辑电路

340、740：译码单元

具体实施方式

请参照图3，其示出了本发明实施例的扫描驱动器的架构图。在图3中，扫描驱动器300用于一液晶显示器。扫描驱动器300包括一第一地址逻辑单元311、第二地址逻辑单元312、电平移位单元331、332与译码单元340。