[发明专利]显示基板及具有该显示基板的显示面板

说明书

技术领域

本发明涉及一种显示基板及具有该显示基板的显示面板。更具体地说，本发明涉及一种能够减少栅信号延迟(gate signal delay)的显示基板及具有该显示基板的显示面板。

背景技术

通常，液晶显示器“LCD”面板包括具有多个薄膜晶体管“TFT”和多个像素电极的阵列基板、具有多个滤色片和共用电极的滤色基板、以及介于阵列基板与滤色基板之间的液晶层。该阵列基板进一步包括多条栅极线和多条数据线。栅极线和数据线彼此交叉，以限定多个单位像素。TFT和像素电极中的每一个通常都形成在单位像素中。

显示在LCD面板上的图像的显示质量主要取决于施加于栅极线和数据线的正常信号通信。

具体地，由于显示装置的尺寸变大，所以栅极线变长，从而与栅极线相关的时间常数增加。此外，由于图像的分辨率增加，因而所要求的TFT接通时间相对减少。因此，当栅极线的时间常数不是足够小时，栅信号延迟增加，从而栅极集成电路“IC”的输出不足。随着LCD面板尺寸变大以及要求更高分辨率的图像，当其驱动频率从60Hz增加到120Hz以用于显示图像时，栅信号延迟可能进一步增加。

当栅极线的电阻较高时，栅信号延迟可增加。此外，当栅极线的寄生电容较高时，栅信号延迟可增加。因此，为了减少栅信号延迟，研究已经集中在使用低电阻金属作为栅极线材料上，从而产生抑制寄生电容产生的设计。

近来，为了增强LCD面板的侧视角，已经开发了垂直取向构型“PVA”模式和超级PVA的“SPVA”模式。在PVA模式LCD面板中，将像素电极图案化以使单位像素区域被分成多个域。在SPVA模式LCD面板中，图案化的像素电极被分成彼此电绝缘的多个子像素电极。具体地，当形成在一个单位像素区域内的子像素电极分别电连接至不同的栅极线时，当图像显示在SPVA模式的LCD面板上时，栅信号延迟成为障碍。

发明内容

本发明的方面提供一种显示基板，该显示基板能够减少由栅极线形成的电容器的寄生电容，从而减少信号延迟。

本发明的其它方面还提供一种具有上述显示基板的显示面板。

在本发明的一个示例性实施例中，显示基板包括底板、栅极线、数据线、像素电极和屏蔽电极。底板包括以矩阵形状设置的多个单位像素区域。栅极线在单位像素区域之间延伸。数据线与栅极线相交。数据线在单位像素区域之间延伸。像素电极设置在单位像素区域内。像素电极电连接至开关元件的输出电极，该开关元件电连接至栅极线和数据线。屏蔽电极设置于栅极线和数据线上方。屏蔽电极内形成有开口，该开口设置在栅极线上方且沿栅极线的方向延伸。

在一个方面中，屏蔽电极和像素电极由相同的层和相同的材料形成。由开口限定的屏蔽电极的内部边缘部分被栅极线叠盖。屏蔽电极具有宽于栅极线宽度的宽度，以便覆盖栅极线。屏蔽电极以预定距离与像素电极隔开。栅极线的宽度在其与数据线相交的交叉部分处减小。数据线的宽度在其与栅极线相交的交叉部分处减小。开口的整个宽度正好设置在栅极线的宽度上方。域分割图案形成在像素电极内。

在本发明的另一示例性实施例中，显示面板包括第一基板、第二基板、以及介于第一基板与第二基板之间的液晶层。第一基板包括栅极线、数据线、像素电极、开关元件以及屏蔽电极。数据线布置在下基板上。数据线与栅极线相交。像素电极设置在由彼此邻近的栅极线和数据线限定的单位像素区域内。开关元件电连接至栅极线、数据线和像素电极。屏蔽电极设置在栅极线和数据线上方。屏蔽电极内形成有第一开口，该开口设置在栅极线上方且沿栅极线方向延伸。第二基板包括面对下基板的上基板，以及形成在上基板上的共用电极，该共用电极面对像素电极。

在一个方面中，第一基板进一步包括覆盖栅极线、数据线和开关元件的保护绝缘层。像素电极和屏蔽电极形成在保护绝缘层上。由第一开口形成的屏蔽电极的内部边缘部分被栅极线叠盖，而屏蔽电极的外部边缘部分介于像素电极的边缘部分与栅极线的边缘部分之间。共用电极内形成有第二开口，该第二开口面对屏蔽电极的第一开口。由第二开口限定的共用电极的内部边缘部分介于屏蔽电极的内部边缘部分与外部边缘部分之间。第二基板进一步包括阻光图案、滤色片和保护层。与栅极线、数据线和开关元件相对应，阻光图案形成在上基板上。滤色片与单位像素区域相对应。保护层覆盖阻光图案和滤色片。保护层具有平坦表面，该平坦表面上形成有共用电极。第一域分割图案形成在像素电极上，而第二域分割图案形成在共用电极上。第二域分割图案和第一域分割图案彼此相交。

在另一方面中，第一开口的整个宽度正好设置在栅极线的宽度上方，而栅极线的整个宽度正好设置在第二开口的宽度下方。