[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及集成电路，特别涉及集成电路中的互连结构及其形成方法，并且还涉及在铜导线上形成阻挡层。

背景技术

传统的集成电路包含多条相隔的图案化金属线及多个互连，例如，流排线、位线、字线及逻辑互连。一般来说，垂直方向区隔金属层的图案化金属可以以插塞互相电性连接，且形成于沟槽状开口的金属线实质上与半导体基板平行。根据目前业界的技术，半导体基板可包括8个以上的金属层以符合元件几何及微小化的要求。

“双镶嵌”为目前金属线及插塞主要的形成方法，一般来说，双镶嵌程序包括形成一开口于层间介电层中，层间介电层分离垂直方向区隔的金属层。此开口可以传统的光刻及蚀刻技术完成。在形成开口后，于开口中填满铜或铜合金以形成插塞或沟槽。并以一化学机械研磨程序移除层间介电层表面多余的金属。

此外，可以电阻较低的铜取代铝以形成金属线，然而，在使用铜时，尺寸缩小及电流密度增加会对电子迁移(electro-migration，EM)及应力迁移(stress migration，SM)的稳定度产生影响。

图1显示以双镶嵌程序形成传统互连结构1的制造工艺剖面图。金属线2、4为铜或铜合金，其以插塞10相互电性连接。层间介电层(IMD)8分隔含有金属线2、4的两层。蚀刻停止层(ESL)5形成于铜导线2上。扩散阻挡层12、14包括Ta或TaN，其可防止铜扩散至周围的材料中。一般来说，ESL5有较高的介电常数，且其介电常数大于低介电常数介电层6及IMD8，以抑制金属线间寄生电容的增加。

图2显示另一互连结构3。金属盖层16形成于铜导线2上。金属盖层16的材质对于电子移动及应力移动的稳定较高。此金属盖层可通过减少铜表面位移来增加互连结构的可靠度。此外，在含有应力的情况下，互连结构3的平均失效时间(Mean Time to Failure，MTTF)明显大于互连结构1，且金属盖层16可明显减少应力导致的空洞(stress-induced void formation)，并减少寄生电容。

因金属盖层16只形成于铜导线2上，所以铜仍可通过金属盖层16与扩散阻挡层14之间的交界处扩散出去。

此外，也可在热及非等离子体的环境下将铜置于硅烷(SiH₄)下来形成金属盖层16，以形成铜硅化物于铜导线2的表面。然而，在以硅烷处理时，硅烷中的硅会扩散至铜导线2中，而在铜导线2中形成铜硅化物，使铜导线2的电阻增加。且在以更先进的工艺形成集成电路时，此问题更加严重。因此必须降低铜导线2的厚度。

因传统形成盖层的方法有其优缺点，因此需要不同的设计，为满足不同的设计及所需的可靠度，业界急需一种在铜导线上形成盖层的方法。

发明内容

本发明是为解决现有技术所存在的问题而作出的。本发明提供一种半导体结构的形成方法，包括：提供一基板；形成一低介电常数介电层于基板上；形成一导线于低介电常数介电层中；以及在一含碳硅烷化学品中热处理该导线以形成一阻挡层于该导线上。

根据所述的半导体结构的形成方法，其中该导线包括铜。

根据所述的半导体结构的形成方法，在该热处理时关闭等离子体。

根据所述的半导体结构的形成方法，其中该热处理的温度介于约150℃至约450℃。

根据所述的半导体结构的形成方法，其中该含碳硅烷化学品选自下列所组成的族群：SiH₃(CH₃)₁、SiH₂(CH₃)₂、SiH(CH₃)₃及上述的组合。

根据所述的半导体结构的形成方法，其中该含碳硅烷化学品不含有Si(CH₃)₄。

根据所述的半导体结构的形成方法，其中该形成导线的步骤包括：形成一开口，该开口从该低介电常数介电层的上表面延伸至该低介电常数介电层中；在该开口形成一阻挡层，其中该阻挡层包括一金属，其选自下列所组成的族群：钴、镍及上述的组合，且在该热处理后，该金属与该含碳硅烷化学品反应以形成一硅化物于该阻挡层的顶部边缘。