[发明专利]半导体装置的制造方法

说明书

本申请是申请人株式会社瑞萨科技于2004年2月27日提交的发明 名称为“半导体装置的制造方法”的中国专利申请No.200410008235.1 的分案申请。

技术领域

本发明涉及半导体装置的制造方法，具体地说，涉及具有DRAM 电容的半导体装置的制造方法。

背景技术

具有DRAM电容的传统的半导体装置的制造方法中，按照顺序执 行以下工序：(a)在硅基板的顶面内部分形成元件分离绝缘膜的工 序；(b)从与硅基板的顶面垂直的方向离子注入杂质，在元件形成区 域内的硅基板内，形成都为p型的沟道掺杂区域、沟道切除区域及阱 区的工序；(c)通过热氧化法，在元件形成区域内的硅基板的顶面上 形成栅绝缘膜的工序；(d)在栅绝缘膜上形成栅电极的工序；(e)在 硅基板的顶面内，形成成对夹着栅电极下方的沟道形成区域的都为n 型的源极区及漏极区的工序；(f)在整个面形成第1层间绝缘膜的工 序；(g)在第1层间绝缘膜内形成与漏极区连接的第1接触插塞的工 序；(h)形成与第1接触插塞连接的位线的工序；(i)在整个面形成第 2层间绝缘膜的工序；(j)在第1及第2层间绝缘膜内形成与源极区连 接的第2接触插塞的工序；(k)在整个面形成第3层间绝缘膜的工序； (1)在第3层间绝缘膜内形成与第2接触插塞连接的电容下部电极的工 序；(m)在电容下部电极上形成电容介质膜的工序；(n)在电容介质 膜上形成电容上部电极的工序。

另外，例如在下述专利文献1～3公开了具备在硅基板内形成沟 道掺杂区域的工序的半导体装置的制造方法。

[专利文献1]

特开平10-65153号公报

[专利文献2]

特开平9-237829号公报

[专利文献3]

特开平8-250583号公报

但是，根据传统的半导体装置的制造方法，在沟道掺杂区域形 成后形成栅绝缘膜。从而，沟道掺杂区域内包含的杂质的一部分通 过用于形成栅绝缘膜的热处理，吸到栅绝缘膜中。结果，沟道掺杂 区域的杂质浓度低于期望值，因而存储单元晶体管的阈值电压降低。 特别地，元件分离绝缘膜和沟道掺杂区域的边界部分中这样的倾向 显著，若沟道掺杂区域的宽度狭小到一定值，则发生存储单元晶体 管的阈值电压显著降低的现象(所谓逆狭效应：inverse narrow width effect)发生。

在沟道掺杂区域形成时通过离子注入比期望值浓度高的p型杂 质，可以补偿杂质浓度的降低。但是，由于该高浓度的p型杂质也注 入形成有n型的源极区及漏极区的预定区域内，因而产生以下的问 题。

由于源极区及漏极区的杂质浓度降低，源极区和第2接触插塞的 接触电阻上升。结果，存储单元晶体管的性能降低，从而有数据的 写入特性劣化的问题。

另外，在源极区和沟道形成区域的边界部分及源极区和元件分 离绝缘膜的边界部分，电场强度变高。结果，结泄漏电流增加，从 而有DRAM的装置特性(例如刷新特性)劣化的问题。

本发明鉴于解决相关问题而提出，其目的在于提供：不会使写 入特性和刷新特性劣化，可抑制栅绝缘膜的形成引起的沟道掺杂区 域的杂质浓度降低的半导体装置的制造方法。

发明内容