[发明专利]数据处理装置及其模式管理装置以及模式管理方法

说明书

技术领域

本发明涉及一种数据处理装置，该数据处理装置构造一种单元，能够连接设置有一个或多个中央处理单元(CPU)的系统板和用于连接外围装置的输入/输出(I/O)单元。

背景技术

近年来已看到一些计算机(即数据处理装置)被配置为能够合并多个物理分离的单元。这种单元通常包括系统板(SB)和输入输出(IO)单元，其中系统板设置有CPU和存储器，IO单元设置有诸如硬盘装置和外围部件互连(PCI)插槽的IO设备。提供这种单元的原因在于根据情况灵活地分配CPU资源和存储器资源。即，获得有效利用这些资源的优势。这种配置的计算机分别设置有一个或多个系统板和多个IO单元。交叉开关用于互连这些单元。这种配置的计算机允许分别划分为一个或多个系统端口和IO单元，作为一个独立的系统。这种可分的“独立系统”被称之为“分区”。

图1示出通过交叉开关连接多个单元的计算机的结构示意图。如图1所示，一个或多个系统板1和多个IO单元2均分别连接到两个全局地址交叉开关(下文缩写为“地址交叉开关”或“GAC”)3以及四个全局数据交叉开关(下文缩写为“数据交叉开关”或“GDX”)4。管理板(MMB)5是专用管理单元，并通过SM总线连接到每个单元1至4。

所述两个地址交叉开关3同时实现相同的请求控制，因而在硬件方面二元化地址交叉开关，这样实现了高可靠性。为方便起见，这个规范将二元化的操作模式称为“二元化模式”。设置四个数据交叉开关4的原因在于同时传送大量的数据。

顺便提及，在两个地址交叉开关3上分别标记“#0”和“#1”。因而，当仅寻址两个交叉开关3的其中之一时，“#0”和“#1”将被附在元件号码上。这种标记方法与此处其它元件地址的标记方法相同。

所述两个交叉开关3彼此同步运行。至于数据交叉开关4，两个数据交叉开关4#0和4#2、两个数据交叉开关4#1和4#3彼此分别同步运行。

诸如安装在地址交叉开关3上的存储器、缓冲器以及队列等用于存储数据和控制信息的机制被构造为增加纠错编码(ECC)或奇偶校验码。从而识别不可纠正错误的发生。所述机制还被构造为通过监控其它部分的操作来识别诸如冻结等错误的发生。在二元化模式运行期间发生错误的情况下，传统计算机被构造为响应如下描述的操作。

图2示出在地址交叉开关3#1中发生错误的情况下传统计算机的各部分所执行的过程流的流程图。接着参照图2具体描述包括交叉开关3#1的各部分的操作，其中在交叉开关3#1中已发生错误。根据图2所示的结构，所述各部分被划分为四个部分，即系统板1和IO单元2(在附图中标记为“SB/IOU”)、地址交叉开关3#0(在附图中标记为“GAC#0”)、地址交叉开关3#1(在附图中标记为“GAC#1”)以及管理板5(在附图中标记为“MMB”)。

在步骤SA1(下文标记相同)，识别(即检测)到错误发生，地址交叉开关3#1分别向管理板5、每个系统板1和每个IO单元通知错误发生。在步骤SA2，地址交叉开关3#1向每个系统板1和每个IO单元2发送信号(即GAC分离信号)以请求从系统中逻辑分离地址交叉开关3#1，接着停止操作。

在步骤SC1中，在已接收到GAC分离信号之后，每个系统板1和每个IO单元2分别执行分离已发生错误的地址交叉开关3#1的操作(即处理)。在步骤SC2中，此后除了不使用所分离的地址交叉开关3#1之外继续进行相同的操作。

由于未向系统控制器通知在地址交叉开关3#1中发生错误，因此管理板5将该通知反映给系统控制器，包括使其它地址交叉开关3#0继续进行错误发生之前的相同的操作。

这样，当在二元化地址交叉开关3的其中之一发生错误时，发生错误的地址交叉开关不再被使用，从而使其从系统分离。这是考虑到保持数据的可靠性。因此，这种结构是使运行在二元化模式的地址交叉开关3在错误发生时停止运行(参照图2)。

地址交叉开关3的二元化实现了更高级的可靠性。如果错误发生在所述两个地址交叉开关3的其中之一时，通过使用另一个交叉开关3可以使系统运行。然而，另一个交叉开关3也存在错误发生的可能性。如果发生这种错误，则另一个交叉开关3由于错误发生也停止运行，从而导致系统中断。

地址交叉开关3中发生某些错误可以不必停止交叉开关3本身。多数情况下部分错误的发生只在特定的单元之间产生影响。因而，在模式设置为独立运行单元的情况下(下文称为“一元化模式”)，该构造是这样的，即运行不受错误发生影响的部分，而只停止由于错误发生导致的需要停止的部分。为了实现系统更高的可用性，可想而知关注这方面并且提高抗错误性能也非常重要。