[发明专利]微码修补系统及方法

说明书

技术领域

本发明是有关于嵌入式程序，特别是有关于一种对嵌入式只读存储器实施修补机制的系统及方法。

背景技术

对于具有嵌入式处理器的通用目的的专用集成电路(Application-specificIntegrated Circuit；ASIC)而言，必须具备程序存储器，以储存指令码。此程序存储器可以是只读存储器(Read Only Memory；ROM)、随机存取存储器(Random Access Memory；RAM)，或两者的组合。一般来说，相同容量的ROM与RAM，ROM所占的面积较小，所以用ROM储存指令码中的绝大部分，也因此，初始化后就不能再对ROM进行修改。所以，当需要存取并执行储存在ROM中的指令码时，如果ROM内部储存着错误的指令码或是需要增加更多指令码，就需要一种修补机制。

一种修补机制是略过错误指令，并以另一指令来取代错误指令，以命令处理器存取一修补存储器(Patch Memory)内的正确指令。图1显示这种修补机制的一范例，其为美国专利US6,891,765所揭示的电路100的方框图。如图所示，电路100包括处理器102、程序空间(存储器)104、修补逻辑电路106以及选取电路108。存储器104包含只读存储器(ROM)104a及修补存储器104b。处理器102提供地址PAB至存储器104，存储器104响应地址PAB并提供数据项DATA至选取电路108。同时，处理器102也提供地址PAB至修补逻辑电路106。如果地址PAB与预先设定的多个地址中的任何一个均不符合而不需要被修补、修正或扩展，则修补逻辑电路106取消(de-assert)命令信号PTCH_DAT_SEL。但是，如果地址PAB符合该多个预先设定的地址中的任何一个，则使命令信号PTCH_DAT_SEL有效(assert)，并产生一分支指令PI重新命令处理器102对修补存储器104b进行存取。选取电路108根据命令信号PTCH_DAT_SEL，选择由存储器104所接收的数据项DATA或由修补逻辑电路106所接收的分支指令PI作为指令项目PDBI，并将指令项目PDBI通过数据总线传送至处理器102。

另一种修补机制是将送至只读存储器的地址加以修改。图2及图3分别是这种修补机制的两个范例，分别显示美国专利US 6,438,664以及中国台湾专利TWI 236,018所揭示的电路200及300。请参考图2，定序器(sequencer)92控制多工器(MUX)86以选取存储器的下一地址。下一地址被传送至下一地址缓存器94以选取来自只读存储器64a或修补存储器64b的连接线。所选择的连接线被提供至输出缓存器80。下一地址也被提供至比较器84。接着，比较器84将下一地址与储存在多个匹配缓存器88的数值加以比较。如果来自下一地址缓存器94的下一地址与匹配缓存器88中的任何一个数值相符，则比较器84从一查找表90中选择出一对应的修补RAM地址。从查找表90中所选择出的地址被送至多工器86。比较器84也向定序器92报告符合情况发生的事件，以便定序器92控制多工器86从查找表90中选出地址。由只读存储器64a输入至输出缓存器80的连接线被取消，并且来自修补存储器64b中的修补将从查找表90所指示的地址开始执行。

如图3所示，电路300包括只读存储器301、随机存取存储器303、计数器305以及比较与加载单元311。计数器305产生下一地址以对只读存储器301或随机存取存储器303进行存取。计数器305也提供下一地址313至比较与加载单元311。当下一地址与储存在比较与加载单元311中的预先设定地址CHk1-CHk4其中之一相符时，比较与加载单元311发出一重置信号317以及一转移地址信号319至计数器305。转移地址信号319表示除错/更新程序地址A1至A4的其中之一，重置信号317将计数器305重置，以将下一地址313转换为转移地址信号319所表示的地址。