[发明专利]一种具有多层结构的螺旋电感元件

说明书

技术领域

本发明有关于一种半导体集成电路，特别是有关于一种具有多层结构的 晶片内建电感元件(on-chip inductor)。

背景技术

数字及模拟电路已成功地运用于半导体集成电路。传统上，晶片内建电 感形成于基底上且运用于射频频带集成电路设计。图1绘示出一习知具有平 面螺旋结构的晶片内建电感元件剖面示意图。晶片内建电感元件形成于一基 底100上方的介电层104中，其包括一螺旋导线103及一内连线结构。螺旋 导线103嵌入于介电层104中。内连线结构包括嵌入于一介电层102中的导 电插塞105及109及一导电层107与嵌入于绝缘层104中的导电层111。介 电层102设置于介电层104与基底100之间，而螺旋导线103藉由导电插塞 105及109及导电层107及111而形成一电流路径，以与晶片外部或内部电 路电性连接。

在通讯系统的快速发展下，系统晶片通常具有射频电路及数字或基频电 路。由于射频电路在系统晶片中所占的面积小于数字或基频电路，因此整个 晶片设计是采用数字或基频电路的工艺。而相较于一般射频电路的电感元 件，系统晶片中电感元件的线圈厚度较薄而使得品质因子(quality factor/Q value)降低。由于集成电路的效能取决于晶片内建电感元件的品质因子，因 此有必要寻求一种新的电感元件结构以增加电感元件的品质因子。

发明内容

有鉴于此，本发明提供一种具有多层结构的螺旋电感元件，以改善电感 品质因子，同时维持可用的频率范围。

根据上述的目的，本发明提供一种具有多层结构的螺旋电感元件，包括： 绝缘层、螺旋导线、及堆叠层结构。绝缘层设置于基底上。螺旋导线设置于 绝缘层内且具有多数匝。堆叠层结构设置于螺旋导线下方的绝缘层内，且连 接至螺旋导线与接地端之间，并包括：多数导电层及多数导电插塞。这些导 电插塞设置于导电层之间，用以电性连接这些导电层。

又根据上述的目的，本发明提供一种具有多层结构的螺旋电感元件，包 括绝缘层、螺旋导线、及n个堆叠层结构。绝缘层设置于基底上。螺旋导线 设置于绝缘层内且具有m匝。n个堆叠层结构对应设置于该具有m匝的螺 旋导线下方的该绝缘层内，其中n不大于m。堆叠层结构彼此电性连接，且 每一堆叠层结构包括：多数导电层及多数导电插塞。这些导电插塞电性连接 螺旋导线与该等导电层。对应螺旋导线最外匝与最内匝的导电层层数不同， 而具有最多导电层层数的堆叠层结构连接至接地端。

附图说明

图1是绘示出习知电感元件剖面示意图；

图2是绘示出根据本发明实施例的具有多层结构的螺旋电感元件平面示 意图；

图3A至3C是绘示出沿图2中3-3’线的具有多层结构的螺旋电感元件 实施例剖面示意图；

图4A至4C是绘示出沿图2中4-4’线的具有多层结构的螺旋电感元件 实施例剖面示意图；

图5A及5B是分别绘示出图3B的堆叠层结构在介电层208及206的平 面示意图；

图6A、6B、及6C是分别绘示出图3C的堆叠层结构在介电层208、206、 及204的平面示意图；

图7A、7B、及7C是分别绘示出图4B的堆叠层结构在介电层208、206、 及204的平面示意图；

图8A、8B、8C、及8D是分别绘示出图4C的堆叠层结构在介电层208、 206、204、及202的平面示意图。

主要元件符号说明

103～螺旋导线；100、200～基底；102、104、202、204、206、208、210～ 介电层；107、111、203、203a、205、205a、205b、205c、207、207a、207b、 207c、209、223、301、303、303a、303b、305、305a、305b、305c、307、 307a、307b、307c～导电层；105、109、211、211a、213、213a、213b、215、 215a、215b、309、309a、309b、311、311a、311b、311c、313、313a、313b、 313c、315～导电插塞；G～接地端。

具体实施方式