[发明专利]半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体器件，并且更具体地涉及具有一侧埋带(buried strap)的半导体器件。

背景技术

在DRAM单元的常规制作工艺中，DRAM单元的晶体管可以在沟槽周围形成并且通过埋带区电耦合到电容器。随着衬底上器件的尺寸变得越来越小，需要仅在沟槽的一侧上形成埋带区。因此需要一种用于形成具有一侧埋带的晶体管的更简单的方法。

发明内容

本发明提供一种半导体结构，包括：(a)半导体衬底；(b)在半导体衬底上的电容器电极，其中该电容器电极包括掺杂剂，以及其中该电容器电极通过电容器电介质层与半导体衬底电绝缘；(c)在电容器电极上的第一掺杂源极/漏极区，其中该掺杂源极/漏极区电耦合到电容器电极；以及(d)在电容器电极上的栅极电极，其中该栅极电极部分地但不完全地与电容器电极重叠。

本发明提供一种半导体结构制作方法，包括：提供半导体结构，该半导体结构包括：(a)半导体衬底；(b)在半导体衬底上的电容器电极，其中该电容器电极通过电容器电介质层与半导体衬底电绝缘，以及其中电容器电极包括掺杂剂，以及(c)在半导体衬底上的半导体层，其中该半导体层包括沟槽，以及其中该沟槽部分地但不完全地与电容器电极重叠；以及使得电容器电极的一些掺杂剂扩散到半导体层中，获得第一掺杂源极/漏极区，其中第一掺杂源极/漏极区与电容器电极重叠，以及其中第一掺杂源极/漏极区与沟槽的侧壁邻接。

本发明提供一种用于形成具有一侧埋带的半导体器件的更简单方法。

附图说明

图1A-1M图示了根据本发明的实施例用于形成第一半导体结构的第一制作方法。

图2A-2J图示了根据本发明的实施例用于形成第二半导体结构的第二制作方法。

具体实施方式

图1A-1M图示了根据本发明的实施例用于形成半导体结构100的制作方法。更具体而言，参照图1A，在一个实施例中，半导体结构100的制作从半导体衬底110开始。举例而言，半导体衬底110包括半导体材料如硅(Si)、锗(Ge)、锗硅(SiGe)、碳化硅(SiC)以及那些基本上由一个或者多个化合物半导体组成的那些材料如砷化镓(GaAs)、氮化镓(GaN)和磷化铟(InP)等。

接着在一个实施例中，在半导体衬底110的顶部上形成绝缘层112。在一个实施例中，绝缘层112包括通过热氧化或者通过CVD(化学气相沉积)形成的氧化硅。

接着参照图1B，在一个实施例中，在图1A的结构100中形成沟槽120a和120b。在一个实施例中，使用常规构图和蚀刻工艺来形成沟槽120a和120b。

接着参照图1C，在一个实施例中，分别在沟槽120a和120b的侧壁和底壁上形成节点电介质层130a和130b。电介质层130a和130b可以包括任何电介质材料，包括但不限于氮化硅、氧化硅、氮氧化硅、高k(高电介质常数)材料或者这些材料的任何适当组合。电介质层130a和130b可以通过任何适当的工艺来形成，包括但不限于热氧化、热氮化、CVD和/或ALD(原子层沉积)。

接着在一个实施例中，利用导电材料填充沟槽120a和120b，获得图1D中的电容器电极140a和140b。举例而言，通过在图1C中的整个结构100的顶部上(包括在沟槽120a和120b中)沉积N型掺杂多晶硅，并且然后通过CMP(化学机械抛光)步骤平坦化以去除在沟槽120a和120b外部的过量多晶硅，来形成电容器电极140a和140b(图1D)。

图1Da图示了根据本发明实施例的半导体结构100a。更具体而言，参照图1Da，在一个实施例中，半导体结构100a的制作从半导体衬底210开始。半导体衬底210可以包括与衬底110相同或者不同的材料。另外，半导体衬底210可以具有与衬底110的结晶取向相同或者不同的结晶取向。

接着在一个实施例中，任选地，在半导体衬底210的顶部上形成电介质层212以有助于后续的键合工艺。电介质层212在存在时具有薄到足以允许掺杂剂扩散通过它并且允许载流子(电子和空穴)隧穿通过它的厚度。更具体而言，电介质层212可以包括通过热氧化、热氮化、化学氧化、化学氮化、CVD或者ALD工艺形成的薄的氮化硅、碳化硅或者氧化硅。优选地，电介质层212具有范围约从5埃到25埃的厚度，更优选地为从5埃到15埃，并且最优选地为从7埃到10埃。