[发明专利]应用于跳频系统的频率合成器

说明书

技术领域

本发明涉及一种频率合成器，尤其涉及一种用于一跳频系统的频率合成器。

背景技术

在许多无线通讯系统中，收发器利用频率合成器来产生多个不同频段的载波频率(或称中心频率)，藉此传送或接收无线信号。以新一代的超宽带(Ultra Wide Band，UWB)技术通讯系统为例，其结合多频带正交分频复用(Multi Band OFDM)及跳频技术(Frequency Hopping)。根据相关的通讯协议规范，如国际电机电子工程师学会所制定的IEEE 802.15.3a，超宽频频带分为五个频带模式，其中第一频带模式包含3个子频段，每个子频段的频宽为528MHz，其中心频率分别是3432MHz、3960MHz、4488MHz。另外，多频带正交分频复用采用时间频率交替模式(Time Frequency Interleaving)来收发正交分频复用符号(OFDM Symbol)，也就是说，在收发每一符号时，系统轮流运作于三个子频端。其中，每个符号长度为312.5奈秒(ns)，这表示每经过312.5奈秒，系统必须传送/接收一个符号数据共且完成跳频动作，其中跳频动作(例如从3960MHz的子频段跳至4488MHz的子频段)规定在9.5奈秒内完成。因此，一个用于此超宽带系统的频率合成器必须能涵盖三个子频段的中心频率，并在9.5奈秒内完成频率转换。

传统的频率合成器设计，锁相回路频率改变的收敛时间被锁相回路频宽所决定；如果要达成收敛时间在9.5ns以下，则回路频宽必须大于100MHz。而为了锁相回路的稳定，锁相回路使用的参考频率必须为回路的频宽的10倍以上。由此可知，应用于超宽带系统的传统频率合成器必须使用1GHz以上的参考频率才能符合跳频的时间规格，这是不符合成本效益且不容易实现的架构。

为了解决跳频收敛时间的问题，国际间有相当多的研发单位发表解决的方式。例如：在国际固态电路会议中(International Solid State CircuitsConference；ISSCC 2005 Sec 11.9 p.216-218)所提出的一频率合成器，运用了三组独立的锁相回路电路及压控振荡器来产生三个载波信号，其频率分别为3432MHz、3960MHz、4488MHz。在此架构下，虽然频率合成器不需要等待锁相回路的转换时间，但同时使用三组锁相回路，其硬件实际的耗电量及芯片面积为原先的三倍，代价太高。

国际固态电路期刊(IEEE Journal of Solid-State Circuits；JSSC 2005Aug.p.1671-1679)提出的另一频率合成器架构采用两组独立的锁相回路及一复用器。工作原理为当复用器选择其中一组锁相回路所产生的载波信号时，另一组锁相回路则同时进行频率转换；接着复用器选择完成频率转换的锁相回路，而原先锁住的锁相回路则进行新的频率转换。这个流水线式(pipeline)处理可使每一组频率合成器转换时间从9.5奈秒变为312.5奈秒。然而，因为同时有两组锁相回路需消耗两倍功耗及芯片面积；每组锁相回路及压控振荡器必须能涵盖三个子频段，导致锁相回路及压控振荡器的设计复杂度增加。

最常见的方式是使用一组锁相回路及压控振荡器配合单边带混波器(Single-Side-Band Mixer，SSB Mixer)来产生三组载波信号，其理论上可实现此锁相回路最简单的架构。请参考图1，图1为已知一频率合成器10的示意图。频率合成器10用来产生前述三个子频段的中心频率，其包含有一压控振荡器11、一锁相回路电路12、一分频器14、一单边带混频器16及一复用器18。压控振荡器11及锁相回路电路12用来产生具有一频率f1的同相正交信号(I/Q signal)，其中频率f1为3960MHz。分频器14以7.5的倍率分频频率f1，以产生具有一频率f2的同相正交信号，其中频率f2为528MHz。单频带混频器16将频率f1与f2相乘以产生另两个频率为3432MHz及4488MHz的载波并以一控制信号SC1切换输出其中一个频率f3。复用器18以一控制信号SC2切换输出频率f1(3960MHz)或f3(3432MHz或4488MHz)。然而，分频器14的分频系数为7.5，并非为整数，这使得分频器14不易产生相位差为90度的同相正交信号，其设计上需要额外的复杂电路，硬件实现不易。