[发明专利]电路板及其制作方法有效
申请号: | 200710106503.7 | 申请日: | 2007-06-01 |
公开(公告)号: | CN101316479A | 公开(公告)日: | 2008-12-03 |
发明(设计)人: | 李少谦;张志敏 | 申请(专利权)人: | 欣兴电子股份有限公司 |
主分类号: | H05K1/02 | 分类号: | H05K1/02;H05K1/00;H05K3/00 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电路板 及其 制作方法 | ||
技术领域
本发明涉及一种电路板及其制作方法,且特别涉及一种具有导电接合柱的电路板及其制作方法。
背景技术
一般而言,已知用以承载及电学连接多个电子元件的电路板主要是由多个线路层(circuit layers)以及多个介电层(dielectric layers)交替叠合所构成。其中,这些线路层是由铜箔层(copper foil)经过图案化工艺所定义形成。这些介电层是分别配置在相邻这些线路层之间,用以隔离这些线路层。此外,这些相互重叠的线路层之间是透过导电孔道(conductive via)而彼此电学连接。另外,电路板的表面上还可配置各种电子元件(例如有源元件或无源元件),并通过电路板内部线路来达到电学信号传递(electrical signalpropagation)的目的。
请参考图1,其绘示已知的一种电路板的剖面示意图。已知电路板100包括介电层110、线路层120、图案化焊罩层(patterned solder mask layer)130与多个焊球(solder ball)140。线路层120配置在介电层110上,且线路层120具有多个接垫(pad)122。图案化焊罩层130配置在介电层110上以覆盖部分线路层120。图案化焊罩层130具有多个开口(opening)132,以分别暴露出这些接垫122。此外,这些焊球140分别配置在这些接垫122上且分别电学连接至这些接垫122。
然而,在已知电路板100的制作过程中,在形成图案化焊罩层130时,这些开口132的位置可能无法分别精确对准这些接垫122而产生偏移,使得部分这些接垫122(可参考图1右边的接垫122)被图案化焊罩层130所覆盖的范围过大。因此,当这些焊球140分别形成于这些接垫122上时,部分这些焊球140(可参考图1右边的焊球140)与对应的接垫122之间的接合面积变小,进而降低部分这些焊球140与对应的接垫122之间的接合可靠度(reliability)。
发明内容
本发明提供一种电路板,其具有配置在接垫上的导电接合柱,而导电接合柱与其他构件的接合可靠度较高。
本发明提供一种电路板的制作方法,其所制作出的电路板具有配置在接垫上的导电接合柱,而导电接合柱与其他构件的接合可靠度较高。
本发明提出一种电路板,其包括介电层、线路层、至少一导电接合柱(conductive joint column)、焊罩层以及至少一电学连接件(electricalconnection element)。线路层接触介电层,且线路层具有至少一接垫的图案化线路,而具有该图案化线路的该线路层是对图案化金属板的相对于该图案化线路的表面进行加工处理所形成的。导电接合柱配置在接垫上。焊罩层配置在介电层上且覆盖线路层。焊罩层接触导电接合柱,且导电接合柱穿过焊罩层,而导电接合柱的高度大于焊罩层的厚度。电学连接件配置在焊罩层上且连接导电接合柱,其中电学连接件包覆(encapsulate)部分导电接合柱。
在本发明一实施例中,上述导电接合柱的高度除以焊罩层的厚度的比值可大于或等于3且小于或等于5。
在本发明一实施例中,上述电学连接件可为焊球。
在本发明一实施例中,上述线路层可嵌入(embed)介电层。
在本发明一实施例中,上述电路板还包括至少一贯孔(through hole),其贯穿介电层且暴露接垫。
本发明提出一种电路板的制作方法,其包括下列步骤。首先,提供图案化金属板(patterned metal board)。图案化金属板包括具有至少一接垫的图案化线路(patterned circuit)。接着,在图案化金属板上形成介电层,以覆盖图案化线路。接着,对于图案化金属板的相对于图案化线路的表面进行加工处理(processing treatment),以形成具有图案化线路的线路层与至少一配置在接垫上的导电接合柱。接着,在介电层上形成焊罩层以覆盖线路层,使得焊罩层接触导电接合柱,且导电接合柱穿过焊罩层,而导电接合柱的高度大于焊罩层的厚度。然后,形成至少一电学连接件于焊罩层上,使得电学连接件连接导电接合柱,且电学连接件包覆部分导电接合柱。
在本发明一实施例中,上述导电接合柱的高度除以焊罩层的厚度的比值可大于或等于3且小于或等于5。
在本发明一实施例中,上述形成电学连接件于焊罩层上的方式包括形成焊球于焊罩层上。
在本发明一实施例中,上述形成介电层于图案化金属板上以覆盖图案化线路,进而使得图案化线路嵌入介电层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于欣兴电子股份有限公司,未经欣兴电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710106503.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:不连续接收过程中的时钟校正方法及终端设备
- 下一篇:帧补偿方法及系统