[发明专利]具有去突波噪声功能的信号检测电路与其方法

说明书

技术领域

本发明涉及一种具有去突波噪声(deglitch)功能的信号检测电路，特别是涉及一种可检测差动信号(differential signal)的信号夹止情形又能去突波噪声的信号检测电路。

背景技术

在序列式连结(seriallink)的信号收发机制中，接收端常会设置一信号检测器，其可检测所接收端所接收到的差动输入信号，以判断此输入信号是否为所需，其振幅是否合乎特定的预设讯号规格。此信号检测器会根据参考电压来进行判断。

有时，所接收的输入信号会高于参考电压。为此，信号检测器能具有较好整流的功能。此外，在信号转态时，差动信号会在极短时间内小于参考电压，如此将造成信号夹止的判断上出现突波噪声(glitch)。此外，噪声也可能造成突波噪声。

请参考图1，其显示已知低电压差动信号检测器的架构图。如图1所示，此信号检测器10包括：减法器11与12，参考电压产生器13，取样器14与15，时钟产生器16，或逻辑门17，以及脉冲扩展器(pulsest retcher)18。

减法器11与12将输入信号IN与参考电压VREF(由参考电压产生器13所产生)相减，并将减法结果输入至取样器14与15。根据时钟产生器16所产生的参考时钟，取样器14与15对减法器11与12的输出信号进行取样，并将取样结果送至或逻辑门17。取样器14与15可放大这些减法器11与12的输出信号。时钟产生器16会随机产生低频参考时钟。故而，取样器14与15的取样点为随机。

脉冲扩展器18将或逻辑门17的输出信号进行脉冲宽度扩展，以得到输出信号OUT。进行脉冲扩展将有助于后级电路的信号处理。在此已知电路中，取样器14、15，以及或逻辑门17可达到全波整流的目的。

然而，取样器14与15必需具有高增益，才能提高此已知电路的共模噪声抵抗(common mode noise rejection)能力。此外，此已知电路不具备去噪声能力。

因此，需要有一种可检测差动信号的信号检测电路，其能改良已知技术的缺点，还能提供其它优点。

发明内容

本发明提供一种信号检测电路，其可检测差动输入信号是否小于规格大小以反映输入信号的讯号夹止(Squelch)情形，且本发明信号检测电路具有去突波噪声功能、更佳的共模噪声抵抗能力、良好的判断精确度。

本发明的范例提供一种信号检测电路，用于检测差动输入信号的信号夹止情形。信号检测电路包括：参考电压产生器，产生参考电压，参考电压的共模电压动态实时追锁输入信号的共模电压；实时信号判断电路，实时全波整流并放大输入信号与参考电压间的差值，实时信号判断电路判断输入信号是否大于参考电压；其中，实时信号判断电路包括：一双输入差动比较器与一异或逻辑门，双输入差动比较器与异或逻辑门的组合可比较差动输入信号与参考电压；以及去突波噪声电路，耦接至实时信号判断电路此去突波噪声电路利用基于输入信号的超取样(over-sampling)与逻辑处理以去突波噪声。此去突波噪声电路包括模拟部份与数字部份，去突波噪声电路的模拟部份对实时信号判断电路的输出信号进行取样和/或放大，去突波噪声电路的数字部份将模拟部份的取样结果转换成数字输出信号。此数字输出信号即可代表输入信号是否为所需，也就是输入信号的信号夹止情形。

本发明的另一范例提供一种信号检测方法，用于检测一差动输入信号。此方法包括下列步骤：产生参考电压，参考电压的共模电压追寻输入信号的共模电压；反相输入信号以产生输入信号的反相信号；比较输入信号与参考电压，以产生第一比较结果；比较输入信号的反相信号与参考电压，以产生第二比较结果；对第一与第二比较结果进行异或逻辑运算，以产生第一异或逻辑运算结果；对第一异或逻辑运算结果进行取样和/或放大；以及将取样结果转换成数字输出信号，数字输出信号代表该输入信号是否为所需，也就是输入信号的夹止情形。

本发明的又一范例提供一种信号检测方法，检测一输入信号的信号夹止情形并提供一对应的输出信号，该输出信号的信号电平反映该输入信号的信 号夹止情形。该方法包含：检测该输入信号是否超越一预设的参考范围，并提供一比较信号以代表比较的结果；以及对该比较信号进行超取样并根据不同时间的取样值来进行逻辑运算，以滤除取样到讯号极性反转交错点(Cross point)的取样错误，增加夹止讯号输出的正确性。

为使本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。

附图说明

图1显示已知的低电压差动信号检测器的架构图。