[发明专利]AB类缓冲电路

权利要求书

1. 一种AB类缓冲电路，包括PMOS管P1、P2，NMOS管N1、N2，电流源Ib和AB类输出级及负反馈网络，其中，P1源极连接至一第一节点，其栅极和漏极连接至电流源Ib输入端，电流源Ib输出端连接至一第二节点；P2源极连接至所述第一节点，其栅极与P1栅极相连，漏极与N2漏极相连；N2栅极连接至输入电压信号Vi，其源极连接到N1漏极；N1栅极连接至偏置电压信号Vc，其源极连接至所述第二节点；AB类输出级及负反馈网络电路的输入端连接至N2漏级，其输出端连接至输出电压信号Vout，其特征在于：

所述电路还包括PMOS管P2C和NMOS管N2C，P2C源极连接至所述第一节点，其栅极连接至P2栅极，漏极连接至N2C漏极，N2C栅极与漏极相连且连接至输出电压信号Vout，N2C源极连接至N1漏极及N2源极。

2. 如权利要求1所述的AB类缓冲电路，其特征在于：

所述PMOS管P2和P2C具有相同的尺寸，NMOS管N2和N2C具有相同的尺寸。

3. 如权利要求1所述的AB类缓冲电路，其特征在于：

所述AB类输出级及负反馈网络包括PMOS管P3和NMOS管N3，N4，N5，其中，N3的栅极为AB类输出级及负反馈网络电路的输入端，P3的漏极为AB类输出级及负反馈网络电路的输出端；N3的栅极连接到N2的漏极，其漏极连接到第一节点，其源极连接到N4的漏极，N4的源极接第二节点，其栅极与偏置电压信号Vc1相连；P3的栅极连接到N3的栅极，其源极连接到第一节点，漏极连接到N5的漏极，N5的栅极连接到N4的漏极，其源极接第二节点。

4. 如权利要求1或2或3所述的AB类缓冲电路，其特征在于：

所述第一节点为电源VDD，所述第二节点为地VSS。

5. 如权利要求1所述的AB类缓冲电路，其特征在于：

PMOS管P1，P2和P2C的形状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布局方法来布局。

6. 一种AB类缓冲电路，包括PMOS管P1、P2，NMOS管N1、N2，电流源和AB类输出级及负反馈网络，其中，P1漏极连接至P2源极，其栅极连接到偏置电压信号Vc，其源极与电流源Ib输入端及第一节点相连，电流源Ib输出端连接至N1漏极和栅极；P2栅极与输入信号电压Vi相连，漏极连接至N2漏极；N2栅极连接至N1栅极，其源极接第二节点；AB类输出级及负反馈网络的输入端与N2漏极相连，其特征在于：

所述电路还包括PMOS管P2C和NMOS管N2C，P2C源极与P2源极相连，其栅极与漏极连接至N2C漏极及输出电压信号Vout；N2C栅极与N2栅极相连，其源极接所述第二节点。

7. 如权利要求6所述的AB类缓冲电路，其特征在于：

所述第一节点为电源VDD，所述第二节点为地VSS。

8. 如权利要求6所述的AB类缓冲电路，其特征在于：

所述PMOS管P2和P2C具有相同的尺寸，NMOS管N2和N2C具有相同的尺寸。

9. 如权利要求6所述的AB类缓冲电路，其特征在于：

所述AB类输出级及负反馈网络电路包括PMOS管P3和NMOS管N3，N4，N5，其中，N3的栅极连接到N2的漏极，其漏极连接到第一节点，其源极连接到N4的漏极；N4的源极接第二节点，其栅极与偏置电压信号Vc1相连；P3的栅极连接到N3的栅极，源极连接到第一节点，漏极连接到N5的漏极；N5的栅极连接到N4的漏极，其源极接第二节点。

10. 如权利要求6所述的AB类缓冲电路，其特征在于：

PMOS管P1，P2和P2C的形状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布局方法来布局。