[发明专利]电容阵列、电容与电容阵列布局方法

说明书

技术领域

本发明涉及一种电容阵列，特别是有关于改善电容匹配的电容阵列、电容以及电容阵列布局的方法。

背景技术

连续近似数模转换器使用二进制加权(binary weighted)的电容阵列，对二进制搜寻算法而言，这些电容的理想尺寸需符合后叙的比例，最小的电容有单一单元电容量，次小的则为两单位电容量，其次依序为四单位电容量，...，直到2^n-1单位电容量，其中n为数模转换器的比特分辨率(bit resolution)，若为10比特的数模转换器则需要1024单位的电容，且有一512单位的最大电容。

为了改善匹配，需要特别地注意电容阵列布局，电容阵列需要布局为使得可避免制造工艺变异的影响，图1为现有的电容阵列布局示意图，电容阵列的布局为一组同心的电容，且随电容尺寸增加，其半径也跟着增加，由于对称的布局可以通过抵销第一阶劣化(first order degradation)而降低系统性的匹配失衡，因此可以达到良好的匹配度，然而，内部电容的绕线却会形成显著的寄生电容，由于每一二进制加权电容的寄生电容值并没有二进制加权的比例关系，因此电容之间的匹配度会有所劣化。

在许多二进制加权的电容阵列的应用(如：电容数模转换器；C-DAC)中，每一电容的上极板是相连的，如图2所示，图2是一电容数模转换器的电路示意图。假若节点MSB、MSB-1...LSB+1、LSB的绕线所产生的寄生电容没有二进制加权的比例关系，数模转换器的转换曲线的积分非线性(integralnonlinearity；INL)与差分非线性(differential nonlinearity；DNL)便会很显著，且对于高分辨率的应用会有严重的影响。

发明内容

因此，本发明提供一种可以解决上述问题的电容阵列、电容以及电容阵列布局方法。

依据本发明的一实施例的一种电容阵列，该电容阵列包括多个单位电容，每一单位电容具有第一与第二电极板，第一电极板通过第一绕线共同相接，第二电极板则分群并通过第二绕线连接至多个节点，连接至不同节点的第二绕线在电容阵列内彼此没有重叠，连接至同一节点的第二电极板聚集为一次电容，且在次电容内并无连接至其它节点的第二电极板。

依据本发明的一实施例的一种电容，该电容包括多个电容阵列，每一电容阵列包括多个单位电容，每一单位电容有第一与第二电极板，第一电极板通过第一绕线共同相接，第二电极板则分群并通过第二绕线连接至多个节点，连接至不同节点的第二绕线在电容阵列内彼此没有重叠，连接至同一节点的第二电极板聚集为一次电容，且在次电容内并无连接至其它节点的第二电极板，其中这些电容阵列对称地排列于水平或垂直方向。

依据本发明的一实施例的一种电容阵列布局方法包括提供一电容阵列，电容阵列包括多个单位电容，每一单位电容有第一与第二电极板，以及将这些第二电极板分为多个群组，其中这些第一电极板通过第一绕线共同相连，第二电极板通过第二绕线连接至多个节点，而每一群组都与这些节点之一对应，使得连接至不同节点的第二绕线在电容阵列内不互相重叠，连接至同一节点的第二电极板聚集为一子电容且在子电容内并无连接至其它节点的第二电极板。

本发明提供的电容阵列布局方法，可使电容阵列中由绕线产生的寄生电容最小化，使得电容阵列内的各次电容之间的二进制加权的比例关系维持得较为精准，此电容阵列排列也能使系统性或随机性的匹配失衡最小化。

附图说明

图1为一现有的电容阵列布局示意图。

图2为一电容数模转换器的电路示意图。

图3为本发明提供的一实施例中电容阵列示意图。

图4为图3所示的单位电容的布局示意图。

图5为一电容阵列被分为二进制加权的次电容的原理示意图。

图6为本发明提供的一实施例中二进制加权电容的电容阵列排列示意图。

图7为一包括两个单一单位电容的电容数模转换器的电路图。

图8为图7所示电路图中二进制加权的电容阵列的绕线示意图。

图9为本发明提供另一实施例的二进制加权电容的电容阵列示意图。

图10A为依据本发明一实施例的可抵销系统性匹配失衡的对称电容布局示意图。

图10B为本发明提供的另一实施例的可抵销系统性匹配失衡的对称电容布局示意图。

图11为本发明提供电容阵列布局方法的流程图。

具体实施方式

为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：