[发明专利]非易失存储器设备

说明书

技术领域

本发明总的涉及存储器设备，特别是对噪声相对不敏感的FLASH存 储器的页缓冲器。

背景技术

非易失存储器设备包括称为“页缓冲器”的电路，用于处理将要被 编程进存储器中和从该存储器读出的数据信息。该电路在存储器阵列单 元被擦除时也起到关键性作用。

如果非易失存储器信息被逐页访问，则存在用于页的每一个单元的 页缓冲器。

页缓冲器的典型结构如图1所示。箭头示出了从存储器单元读取表 示比特的信号路径。

在读取操作中，页缓冲器执行以下操作：

a)它检测存储器单元的编程或者擦除状态；

b)在检测操作的结尾处，它的输出提供了反映被读取单元的状态的 数字信息(例如，如果被读取单元被擦除，则为“1”，或者如果被读取 单元被编程，则为“0”)；

c)被读取的单元的状态被存储到页缓冲器中的锁存器里(主锁存 器)，因此它能够在后面被检索并且在读取算法完成之后被读取。

页缓冲器首先通过激活MRST而被复位(阶段1)；然后通过源极线 SO读取单元状态(阶段2)，当信号MLCH以脉冲发出时，单元状态被保 存在“主锁存器”里。最后(阶段3)，在主锁存器中保存的数据(在节 点QB_d上的电压)被传送到非易失存储器的IO缓冲器。

在编程操作中，页缓冲器基本上执行下面的三个步骤：

1)模式存储；

2)模式传送；

3)编程模式；

在执行了编程操作之后，执行编程检验操作。

图2示出了在典型页缓冲器中的模式存储操作。将要被编程的数字 信息被存储到所谓的“缓存锁存器”中。

首先，通过激活信号CSET，将缓存锁存器设置为“1”(阶段1)。如 果要被编程的数据是“0”，则通过确定信号nDI(阶段2)来翻转缓存锁 存器(也就是反转其逻辑内容)；或者如果要被编程的数据是“1”，则不 用确定信号nDI，并且也不用翻转缓存锁存器。实际上，确定信号nDI 意味着在存储器单元中编程“0”。

图3示出了在相同的典型页缓冲器中的模式传送操作。该操作的目 的是将缓存锁存器中存储的数据传送到主锁存器中。

首先，通过脉冲发送MRST信号，使主锁存器复位(阶段3)；接着， 通过激活PDUMP信号，将来自缓存锁存器的信息传送到SO节点处(阶段 4)，并且通过脉冲发送MLCH将其保存在主锁存器中。在该阶段的结尾处， 如果存储器单元没有被编程(也就是“1”将被写入到存储器阵列的单元 中)，则节点QB_d(也就是保存在主锁存器中的比特)被设置为“1”； 或者如果存储器单元被编程，则节点QB_d被设置为“0”。

一旦将要被写入的比特传送到主锁存器中，则保存在缓存锁存器中 的信息不再与编程操作相关；因此，将要在不同页的单元中编程的新数 据被保存在缓存锁存器中，因此允许非易失存储器“缓存”两个连续编 程操作。

正如当前现有技术中所知的，在页缓冲器中的“缓存”数据插入很 大程度地改善了非易失存储器的编程吞吐量，这是因为执行将要被写入 到页(i+1)的单元中的数据插入的同时，执行对于页(i)的编程算法。

图4示出了在相同的典型页缓冲器中的编程模式操作。当确定信号 PGM时触发该编程模式操作(阶段1)：具体而言，当比特“1”被编程时， 单元位线被强制为“1”(编程禁止)，同时当比特“0”被编程时，单元 位线接地。

图5示出了FLASH NAND存储器设备的位线和相应的页缓冲器。

在上述讨论的三个步骤被执行之后，随后的编程检验操作检查数据 是否被正确地写入到存储器单元中。在失败的情况中，以字线WL的增加 偏压来重复先前的三个编程步骤。

当检验单元时，如果被选择的单元被编程，这意味着该单元保存一 个“0”，该单元被关闭，电压BLe保持为高，然后随着MLCH脉冲，电压 QB变为1。这使得信号nWDO浮置。

另一方面，如果“1”在选定的单元上被编程，QB被设置为1。当检 验该单元时，如果擦除该被选定的单元，也就是该单元保存了“1”，则 该单元开启，电压BLe切换为低并且它不影响该锁存的电压QB，因此电 压QB的电平对应于1。这也使得信号nWDO浮置。