[发明专利]用于测试一个或多个差分信令通道的开路的方法和装置

说明书

技术领域

本发明涉及用于测试一个或多个差分信令通道(differential signalingchannel)的开路的方法和装置。

背景技术

在现代的高速电路设计中，差分信令通道越来越多地被用于在电路组合件(例如，印刷电路板或多芯片模块)的不同组件(例如，集成电路)之间按某一路线传送信号。利用差分信令技术，单个信号在差分驱动器和差分接收器之间通过一对差分信号路径(例如，一对具有受控阻抗和几乎相等的长度的匹配线路)传输。在通道的驱动端，差分驱动器在信号路径之一上发送预期信号，并在另一信号路径上发送该信号的互补形式。在通道的接收端，差分接收器从预期信号中减去互补信号，从而产生具有预期信号的两倍幅度的信号。

差分信令技术所提供的一个优点是更大的抗噪声能力。例如，如果时变信号S(t)通过差分信令通道的一条信号路径传输，而时变信号-S(t)通过通道的另一条信号路径传输，则这两条信号路径中引入的任何噪声N(t)都将被从输出自差分接收器的信号R(t)中去除(即，R(t)＝[S(t)+N(t)]-[-S(t)+N(t)]，简化为R(t)＝2*S(t))。

在过去，电容性测试(capacitive testing)有时被用于测试差分信令通道的开路。电容性测试在Crook等人的美国专利(#5,557,209)、Kerschner的美国专利(#5,420,500)和Kerschner等人的美国专利(#5,498,964)中有一般性描述。用于对差分信令通道进行电容性测试的示例性设置和等效电路在图1和2中示出(并在下面简要描述)。

作为示例，图1中所示的电路组合件100包括集成电路(IC)102和连接器104，两者都安装在印刷电路板(PCB)106上。由第一和第二信号路径110、112构成的差分信令通道108将IC 102的管脚耦合到连接器104的管脚。为了清楚起见，路径110、112被示为具有不同的长度，并且布置在PCB 106的不同层上。然而，实际上，路径110、112可能具有匹配长度，并且可能并排布置在PCB 106的单层中。

连接器104经由多个焊球114焊接到PCB 106。然而，缺少了意图将连接器104耦合到信号路径112的焊球，从而产生了“开路”缺陷。开路在信号路径112中引入了串联电容C_O。

电容性感测板(sense plate)116位于连接器104上方。如图所示，感测板116可以直接放置在连接器104中或连接器104上，从而在感测板116和连接器104的每个触点之间产生了小的电容C_S。或者，集成电路或具有工程化电容C_S的其他组件可以插入在连接器104中，并且感测板116可以位于该组件上。感测板116连接到缓冲器118，缓冲器118又连接到交流(AC)信号检测器120。当测试信号路径112的开路时，第一测试探针122被用于将信号路径112耦合到AC源124，并且一个或多个其他测试探针126被用于将信号路径110和电路组合件100的其他节点耦合到地。

图2图示了图1中所示装置的等效电路。开关S代表被测试的信号路径112的质量。如果信号路径112(包括将信号112耦合到连接器104的焊球)是无缺陷的(即，在路径112中没有开路)，则开关S闭合，并且AC信号检测器120看见的电容是C_S。然而，如果路径112有开路，则等效电路中的开关S也断开，并且AC信号检测器120看见的电容是C_S*C_O/(C_S+C_O)。如果C_S被选择为远大于任何可能的C_O，则信号路径中的开路将导致AC信号检测器120看见的电容接近C_O。结果，AC信号检测器120必须具有足够的分辨率来区分C_S和C_O。

在如上所述测试了信号路径112后，可以交换信号路径110、112的激励和接地，并且可以与测试信号路径112的开路类似地来测试信号路径110的开路。关于如何经由安装在基板上的连接器执行电容性测试的进一步细节在Parker等人的美国专利(#6,933,730)和Parker等人的美国专利(#6,960,917)中有所公开。