[发明专利]堆叠式封装结构及其制法

说明书

技术领域

本发明涉及一种半导体封装技术，特别是涉及一种堆叠式封装结构及其制法。

背景技术

现今电子产品朝多功能、高电性及高速运行的方向发展，为配合此一发展方向，半导体业者莫不积极研发能整合有多个芯片或封装件的半导体装置，藉以符合电子产品的需求。

请参阅图1，美国专利第5,222,014号公开了一种堆叠式封装结构，其提供一上表面设置有焊垫110的球栅阵列(BGA)基板11，在该球栅阵列基板11上接置半导体芯片10并形成包覆该半导体芯片10的封装胶体13，以形成第一半导体封装件101，然后再将另一完成封装的第二半导体封装件102利用回焊作业而通过焊球14接置并电性连接至该第一半导体封装件101的基板11焊垫110上，藉以形成一堆叠式封装结构。

前述的堆叠式封装结构中，为有效供第二半导体封装件102通过焊球14而接置于第一半导体封装件101上，必须控制该第一半导体封装件101的封装胶体13高度不宜过高，是因为该传统焊球14在彼此间距(pitch)为1mm情况下其球径约为0.5mm，而在将该焊球14回焊至基板11上时，其溃缩(collapse)后高度变为0.4mm，因此该第一半导体封装件101的封装胶体13高度不宜超过0.3mm。

但是为提升电性而应用于细线路(fine pitch)的半导体封装件时，焊球的间距须缩小至0.65mm或0.5mm时，所使用的焊球球径亦必须随之缩减至0.3mm，如此该焊球溃缩后高度约为0.24mm，明显小于第一半导体封装件的封装胶体高度(0.3mm)，如此将导致第二半导体封装件无法有效通过该焊球接触及湿润(wetting)至该第一半导体封装件的基板，造成彼此电性连接的失败。

另外，在制程应力作用下，如第一或第二半导体封装件的基板发生翘曲(warpage)时，将使第一半导体封装件的基板外围区域与第二半导体封装件的焊球间产生明显的间隙，同样会造成前述湿润不良状况，而无法使该焊球与基板焊垫间产生良好的焊接点(solder joint)。

有鉴于此，请参阅图2，美国专利第6,987,314号公开了另一种堆叠式封装结构，其是在第一半导体封装件201的基板焊垫上全面预先设置有预焊锡(pre-solder)材料22，以供第二半导体封装件202通过焊球24而接置并回焊于该预焊锡材料22，以将该第二半导体封装件202定位于该第一半导体封装件201上。

但是，此种方式，需在第一半导体封装件的基板焊垫上设置预焊锡材料，不仅增加制造成本，同时亦提高制程的复杂性；再者，于该第一半导体封装件进行芯片的封装模压制程而形成包覆芯片的封装胶体时，因该基板表面设有预焊锡材料，易造成封装模具的夹持不良，或该预焊锡材料被封装模具所毁损；此外，如于芯片封装模压制程后再设置预焊锡材料，将增加一次回焊作业，造成制造成本的上升。

因此，如何提供一种堆叠式封装结构及其制法，以避免上、下层半导体封装件之间利用焊球进行电性连接与堆叠时，因细线路半导体封装件的焊球高度不足或半导体封装件的基板翘曲，致使上层半导体封装件的焊球无法有效接触及湿润至下层半导体封装件的基板问题，以及因在下层半导体封装件的基板焊垫上预设预焊锡材料所造成制造成本及复杂度增加，以及封装模具的夹持不良与预焊锡材料易被封装模具所毁损问题，确为相关领域上所需迫切面对的问题。

发明内容

鉴于以上所述背景技术的缺点，本发明的一目的是提供一种可适用于堆叠细线路半导体封装件的堆叠式封装结构及其制法。

本发明的再一目的是提供一种堆叠式封装结构及其制法，从而可避免上、下层半导体封装件之间利用焊球进行电性连接与堆叠时，因细线路半导体封装件的焊球高度不足或半导体封装件的基板翘曲，致使上层半导体封装件的焊球无法有效接触及湿润至下层半导体封装件的基板问题。

本发明的次一目的是提供一种无须设置预焊锡材料即可适用于堆叠细线路半导体封装件的堆叠式封装结构及其制法。

本发明的另一目的是提供一种堆叠式封装结构及其制法，避免现有技术设置预焊锡材料所造成制作成本及复杂度增加等问题。