[发明专利]栅极驱动电路和具有该栅极驱动电路的显示装置

权利要求书

1.一种包括彼此串联连接的n+1级的栅极驱动电路，其中，n是大于2的常数，

每个级包括：

上拉部分，在一帧内的第一时间段内，将当前栅极信号上拉至第一时钟；

负载部分，在所述第一时间段内，将当前负载信号上拉至所述第一时钟；

下拉部分，从下一级接收下一栅极信号，以将所述当前栅极信号放电至电源电压；

上拉驱动部分，从前一级接收前一负载信号，以响应所述下一栅极信号来导通和截止所述上拉部分和所述负载部分，所述上拉驱动部分连接到Q节点，所述Q节点包括所述负载部分的控制端和所述上拉部分的控制端；

第一浮置防止部分，用于在一帧内的第二时间段内响应所述第一时钟向包括所述负载部分的输出端的当前负载节点提供所述当前栅极信号，并使所述当前负载节点复位，以防止所述下一级的Q节点浮置，所述第二时间段不包括所述第一时间段；

保持部分，用于将所述当前栅极信号保持在所述电源电压；

反相器，用于响应所述第一时钟信号来导通或截止所述保持部分和所述第一浮置防止部分。

2.如权利要求1所述的栅极驱动电路，其中，所述第一浮置防止部分包括浮置防止晶体管，所述浮置防止晶体管包括：控制电极，连接到所述反相器的输出端；输入电极，连接到所述上拉部分的输出端；输出电极，连接到所述当前负载节点。

3.如权利要求1所述的栅极驱动电路，其中，所述第一浮置防止部分包括浮置防止晶体管，所述浮置防止晶体管包括：控制电极，连接到所述反相器的输出端；输入电极，连接到施加有所述电源电压的电压输入端；输出电极，连接到所述当前负载节点。

4.如权利要求1所述的栅极驱动电路，其中，所述保持部分包括保持晶体管，所述保持晶体管包括：控制电极，连接到所述反相器的输出端；输入电极，用于接收所述电源电压；输出电极，连接到所述上拉部分的输出端。

5.如权利要求1所述的栅极驱动电路，其中，每个级还包括第二浮置防止部分，以响应所述第一时钟将所述前一负载信号复位到所述电源电压，从而防止前一负载节点浮置。

6.如权利要求5所述的栅极驱动电路，其中，所述第二浮置防止部分包括浮置防止晶体管，所述浮置防止晶体管包括：控制电极，施加有所述第一时钟；输入电极，施加有所述电源电压；输出电极，连接到所述前一负载节点。

7.如权利要求1所述的栅极驱动电路，其中，每个级还包括波纹防止部分，以防止在所述第二时间段内Q节点产生波纹。

8.如权利要求7所述的栅极驱动电路，其中，所述波纹防止部分包括：

第一波纹防止晶体管，包括用于接收所述第一时钟的控制电极、连接到所述上拉部分的输出端的输入电极以及连接到所述Q节点的输出电极；

第二波纹防止晶体管，包括用于接收第二时钟的控制电极、连接到所述上拉部分的输出端的输入电极以及连接到施加有所述电源电压的电压输入端的输出电极；

第三波纹防止晶体管，包括用于接收所述第二时钟的控制电极、连接到前一负载节点以接收所述前一负载信号的输入电极以及连接到所述Q节点的输出电极，

其中，所述第二时钟的相位与所述第一时钟的相位相反。

9.如权利要求1所述的栅极驱动电路，其中：

所述上拉部分包括上拉晶体管，所述上拉晶体管包括连接到所述Q节点的控制电极、用于接收所述第一时钟的输入电极以及用于输出所述当前栅极信号的输出电极；

所述负载部分包括负载晶体管，所述负载晶体管包括连接到所述Q节点的控制电极、用于接收所述第一时钟的输入电极以及用于输出所述当前负载信号的输出电极。

10.如权利要求9所述的栅极驱动电路，其中，所述上拉驱动部分包括：

缓冲晶体管，包括共同接收所述前一负载信号的控制电极和输入电极以及连接到所述Q节点的输出电极；

第一电容器，连接在所述上拉晶体管的控制电极和输出电极之间；

第二电容器，连接在所述负载晶体管的控制电极和输出电极之间；

放电晶体管，包括用于接收所述下一栅极信号的控制电极、连接到所述缓冲晶体管的输出电极的输入电极以及连接到施加有所述电源电压的电压输入端的输出电极。