[发明专利]使用数字信号处理器进行分数像素精度运动估计的方法

说明书

技术领域

本发明涉及视频编码技术中分数像素精度运动估计的实现方法，具体地，涉及使用数字信号处理器(Digital Signal Processor，简称为DSP)进行分数像素精度运动估计的方法。。

背景技术

随着视频编码技术的发展，运动补偿和运动矢量的精度不断提高：H.261为整像素，MPEG-1、MPEG-2、和MPEG-4第一版本为半像素，至MPEG-4第二版本、最新H.264及其国内版本AVS已经达到1/4像素。由于分数像素精度运动补偿和运动矢量的引入以及精度不断提高，一方面使视频编解码的图像块帧间位移突破图像空间取样网格的限制而达到更高精度；另一方面使信号在空间域拉伸变宽，其频谱相应收缩变窄，改善了低通性质，从中可以提取低通性质更好的样点，从而构成帧间预测效率更高的预测图像块。但其代价是实现复杂度大幅提高。

相应地，分数像素精度运动估计过程被解释为围绕整像素精度运动估计过程所确定的最佳整像素位置来搜索帧间位移精确化位置或最佳低通滤波位置。常用的1/4像素精度运动估计方法是图1所示的逐级8邻点搜索：在最佳整像素位置周围8个半像素位置邻点中搜索最佳位置，接着在最佳半像素位置周围8个1/4像素位置邻点中搜索寻找最佳位置，得到最后结果。最佳运动估计准则是可实现码率与失真度双目标同时优化的Lagrangian代价J＝D+λ×R。其中，λ为Lagrangian乘子，R为运动矢量预测差值所对应的变长码长，D为过去帧参考图像与当前帧原始图像之差的绝对值和(Sum ofAbsolute Differences，SAD)。

数字信号处理器芯片(Digital Signal Processor，DSP)的结构决定了它特别适合于巨大吞吐量的数字信号处理和实时应用。目前能够实现大分辨率高复杂度实时视频编码的DSP为荷兰飞利浦公司TriMedia/Nexperia系列处理器和美国德克萨斯仪器公司TMS320C64x/TMS320DM64x系列处理器。两种DSP均包含特别有助于视频编解码的结构，包括大容量片内高速缓存器Cache、大量寄存器、多指令并行处理的超长指令字VLIW结构、以及众多的运算功能单元、32位单指令多数据(Single Instruction Multiple Data，SIMD)处理的运算功能单元及指令集。

运动估计在整个视频编码中占据超过60％的CPU时钟周期。对于以巨大运算量为代价获得编码效率显著提高的H.264及其国内版本AVS(Advanced Audio-Video System，中国的先进音视频编码系统)，运动估计所占比例进一步增大。利用DSP加速运动估计对提高编码速度达到实时至关重要，在视频编码的产品化进程中，是最需要关注及最值得投入的地方。

运动估计的主要运算是过去帧参考图像块与当前帧原始图像块之差的SAD的计算。加速运动估计的关键之一是加速SAD计算。许多面向多媒体应用的处理器都提供了专门加速SAD计算的指令。如TriMedia的UME8UU指令，可以算出4个连续位置上的SAD值，用C64x的SUBABS4指令结合DOTPUT4指令也可得到相同结果。