[发明专利]半导体装置及其制造方法

权利要求书

1.一种具有CMIS晶体管的半导体装置，其特征在于，

在NMIS晶体管与PMIS晶体管中栅电极的材料不同，

在位于NMIS区域与PMIS区域的边界部的元件分离绝缘膜的上方，所述NMIS晶体管以及所述PMIS晶体管的两栅电极彼此相互分离并对置，

所述两栅电极的对置面通过导电性膜进行电连接。

2.如权利要求1的半导体装置，其特征在于，

所述栅电极的材料是从金属硅化物、金属以及金属合金中所选择的材料。

3.如权利要求2的半导体装置，其特征在于，

所述NMIS晶体管的栅电极以及所述PMIS晶体管的栅电极都由镍硅化物构成，在所述NMIS晶体管与所述PMIS晶体管中Ni/Si的组成比不同。

4.如权利要求1的半导体装置，其特征在于，

连接所述栅电极的所述导电性膜形成在覆盖所述两栅电极的层间绝缘膜上，并且，埋入到至少到达栅电极上表面的连接孔中。

5.如权利要求1的半导体装置，其特征在于，

在位于所述边界部的所述元件分离绝缘膜的上方，由所述两栅电极的所述对置面夹持的空隙被所述导电性膜填充，所述导电性膜的高度与所述两栅电极的高度大致相同。

6.一种具有CMIS晶体管的半导体装置，其特征在于，

在NMIS晶体管与PMIS晶体管中，栅电极的材料不同，

在位于NMIS区域与PMIS区域的边界部的元件分离绝缘膜的上方，所述NMIS晶体管以及所述PMIS晶体管的两栅电极相互连结，所述两栅电极的高度小于所述元件分离绝缘膜的宽度的二分之一。

7.一种半导体装置，SRAM区域与逻辑电路区域混在一起，并且，分别在所述SRAM区域以及所述逻辑电路区域中具有CMIS晶体管，该CMIS晶体管在NMIS晶体管与PMIS晶体管中栅电极的材料不同，其特征在于，

在所述SRAM区域的各CMIS晶体管中，在位于NMIS区域与PMIS区域的边界部的元件分离绝缘膜的上方，所述NMIS晶体管以及所述PMIS晶体管的两栅电极彼此分离、对置，所述两栅电极的对置面通过导电性膜进行电连接，所述导电性膜形成在覆盖所述两栅电极的层间绝缘膜上、并且埋入到至少到达栅电极上表面的连接孔中，

在所述逻辑电路区域的各CMIS晶体管中，在位于NMIS区域与PMIS区域的边界部的元件分离绝缘膜的上方，所述NMIS晶体管以及所述PMIS晶体管的两栅电极彼此连结，并且，所述两栅电极的高度小于所述元件分离绝缘膜的宽度的二分之一。

8.一种具有CMIS晶体管的半导体装置的制造方法，其特征在于，具有如下步骤：

在位于第一导电型MIS区域与第二导电型MIS区域的边界部的元件分离绝缘膜的上方，将作为第一导电型MIS晶体管以及第二导电型MIS晶体管的各栅电极的硅膜构图为未相互连接而分离、对置的形状；

形成完全地填埋两栅电极间的空隙并且整个面地覆盖所述两栅电极的侧面的、由绝缘膜构成的侧壁隔离物；

形成覆盖所述两栅电极以及所述侧壁隔离物的绝缘膜；

减少所述绝缘膜的膜厚，使由填埋所述空隙的侧壁隔离物部分连接其对置面的所述两栅电极的表面露出；

在所述第一导电型MIS区域的栅电极的上表面上以及所述第二导电型MIS区域的栅电极的上表面上分别形成第一金属膜以及第二金属膜；

通过热处理分别在所述第一导电型MIS区域以及所述第二导电型MIS区域上形成第一金属硅化物的栅电极以及第二金属硅化物的栅电极；

除去未反应的第一金属膜以及第二金属膜。