[发明专利]主机板及其内存装置有效
申请号: | 200710110414.X | 申请日: | 2007-06-05 |
公开(公告)号: | CN101320589A | 公开(公告)日: | 2008-12-10 |
发明(设计)人: | 陈约志 | 申请(专利权)人: | 华硕电脑股份有限公司 |
主分类号: | G11C5/00 | 分类号: | G11C5/00;G11C8/12;G06F13/00 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 黄小临;王志森 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 主机板 及其 内存 装置 | ||
1.一种内存装置,其特征是包括:
多数个内存芯片,上述这些内存芯片分为一第一群组的内存芯片及一第二群组的内存芯片;
一第一指令/地址线,具有一第一分支点与多数个第一分歧点,其中上述第一分支点位于上述第一指令/地址线的中心,且每一个第一分歧点对应的连接至上述第一群组的内存芯片其中之一,而上述这些第一分歧点间的一第一线段长度等长;
一第二指令/地址线,具有一第二分支点与多数个第二分歧点,其中上述第二分支点位于上述第二指令/地址线的中心,且每一个第二分歧点对应的连接至上述第二群组的内存芯片其中之一,而上述这些第二分歧点间的一第二线段长度与上述第一线段长度等长;
一第三指令/地址线,具有一第三分支点与两个第三分歧点,其中上述第三分支点位于上述第三指令/地址线的中心,并距离上述这些第三分歧点的一第三线段长度等长,且其中一个第三分歧点连接至上述第一分支点,而另一个第三分歧点连接至上述第二分支点;
一第一终端器,连接于上述第一分支点;以及
一第二终端器,连接于上述第二分支点。
2.根据权利要求1所述的内存装置,其特征是更包括一内存控制器,连接于上述第三分支点,用以透过上述第三分支点而控制上述这些内存芯片的读写状态。
3.根据权利要求1所述的内存装置,其特征是更包括多数条数据线,上述这些数据线以点对点的方式而对应的连接于上述这些内存芯片。
4.根据权利要求1所述的内存装置,其特征是上述第一终端器与上述第二终端器包括多数个电阻或排阻。
5.根据权利要求1所述的内存装置,其特征是上述这些内存芯片包括一双通道同步动态随机存储器(DDR SDRAM)、一第二代双通道同步动态随机存储器(DDR2 SDRAM)或一第三代双通道同步动态随机存储器(DDR3 SDRAM)。
6.一种主机板,其特征是包括:
一内存装置,直接植在上述主机板上,而上述内存装置包括:
多数个内存芯片,上述这些内存芯片分为一第一群组的内存芯片及一第二群组的内存芯片;
一第一指令/地址线,具有一第一分支点与多数个第一分歧点,其中上述第一分支点位于上述第一指令/地址线的中心,且每一个第一分歧点对应的连接至上述第一群组的内存芯片其中之一,而上述这些第一分歧点间的一第一线段长度等长;
一第二指令/地址线,具有一第二分支点与多数个第二分歧点,其中上述第二分支点位于上述第二指令/地址线的中心,且每一个第二分歧点对应的连接至上述第二群组的内存芯片其中之一,而上述这些第二分歧点间的一第二线段长度与上述第一线段长度等长;
一第三指令/地址线,具有一第三分支点与两个第三分歧点,其中上述第三分支点位于上述第三指令/地址线的中心,并距离上述这些第三分歧点的一第三线段长度等长,且其中一个第三分歧点连接至上述第一分支点,而另一个第三分歧点连接至上述第二分支点;
一第一终端器,连接于上述第一分支点;以及
一第二终端器,连接于上述第二分支点。
7.根据权利要求6所述的主机板,其特征是上述这些内存芯片包括一双通道同步动态随机存储器(DDR SDRAM)、一第二代双通道同步动态随机存储器(DDR2 SDRAM)或一第三代双通道同步动态随机存储器(DDR3 SDRAM)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华硕电脑股份有限公司,未经华硕电脑股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710110414.X/1.html,转载请声明来源钻瓜专利网。