[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉参考

本申请基于2006年6月21日提交的日本专利申请No.2006-171593，并要求该在先申请的优选权，在此引用其全部内容。

技术领域

本发明涉及一种半导体器件及其制造方法，尤其涉及一种具有改进了其源极与漏极部分的MIS场效应晶体管的半导体器件及其制造方法。

背景技术

为了促进半导体集成电路的性能，必须提高作为其组成器件的场效应晶体管的性能。为了提高器件的性能，器件的按比例缩小是有效的。因此，通过利用微图形化将器件按比例缩小从而提高了器件性能。但是，随着微图形化的发展，需要解决的技术障碍同时也变得更高。根据国际半导体发展路线图，尤其在形成源极和漏极部分的相关技术上，对于65nm世代或其后的世代，在现有情况下无法找到在漏极延伸部分具有10～20nm深度的结的解决方案。

在此背景下，为了改善短沟道效应的抑制和结漏极电流的减小，提出了使用应用了杂质偏析(impurity segregation)技术的肖特基源极和漏极(JP-A 2005-101588(KOKAI))。具体地，在45nm世代或其后的世代中，由于栅长小，由载流子散射而产生的沟道电阻不是使漏极电流劣化的主要因素。因此，仅依赖于微图形化的器件来提高性能是困难的。为了进一步提高性能，期望一种使用最大地利用能够将高速载流子注入到沟道中的肖特基结的特性的肖特基源-漏极的器件(K.Ucida et al.，Appl.Phys.Lett.，76，3992(2000))。但是，使用常规的肖特基源-漏极的器件结构具有下述问题。即，能够将高速载流子注入到沟道中的肖特基源-漏极的优点不总是被最大地利用。

因此，使用常规的肖特基源-漏极的器件具有对于短沟道效应和结漏极电流的抑制的优点。但是，能够将高速载流子注入到沟道中的肖特基源-漏极的优点并不总是被最大化地利用。更具体地，为了通过利用肖特基源-漏极的注入率的提高来改善器件性能，器件结构必须优化。然而，直到目前，仍不能说器件结构已经被优化了。

发明内容

本发明是鉴于上述情况而提出的。本发明的目的在于提供一种具有场效应晶体管的半导体器件以及制造该半导体器件的方法，该器件结构能够通过增加载流子的注入率、并有效抑制短沟道效应和结泄漏以提高性能。

本发明的一个实施方式的包含场效应晶体管的半导体器件包括：第一导电类型的第一半导体区域，具有表面部分，在该表面部分上形成有沟道区；在沟道区上形成的栅电极，在栅电极与沟道区之间具有栅绝缘膜；在沟道区两侧形成的源电极和漏电极；在源电极与沟道区之间和漏电极与沟道区之间、作为源电极和漏电极的延伸区域的第二导电类型的第二半导体区；在源电极与第一和第二半导体区之间、和在漏电极与第一和第二半导体区之间形成的第二导电类型的第三半导体区，该第三半导体区的杂质浓度高于第二半导体区的杂质浓度；在栅电极的两个侧表面上形成的侧壁绝缘膜，该侧壁绝缘膜与源电极和漏电极分离。

本发明的另一个实施方式的用于制造场效应晶体管的方法包括：在第一导电类型的第一半导体区上形成栅电极，其中间夹着栅绝缘膜，在该栅电极的两个侧表面上形成侧壁绝缘膜；以栅电极和侧壁绝缘膜作为掩模在第一半导体区中离子注入杂质，以形成作为源电极和漏电极的延伸区域的第二导电类型的第二半导体区；在侧壁绝缘膜的两个侧表面上形成第二侧壁绝缘膜；将第二导电类型的第二半导体区的一部分硅化为深于第二半导体区的区域，以形成源电极和漏电极，并通过从硅化物的偏析，在源电极与第一和第二半导体区之间、以及漏电极与第一和第二半导体区之间的界面中形成具有杂质浓度高于第二半导体区的第二导电类型的第三半导体区。

本发明的再一个实施方式的制造场效应晶体管的方法包括：在第一导电类型的第一半导体区上形成栅电极，在其间夹着栅绝缘膜；在栅电极的两个侧表面上形成侧壁绝缘膜，侧壁绝缘膜的每个在其下表面一侧具有底脚底部(footing-bottom)形状；利用栅电极和侧壁绝缘膜作为掩模，在第一半导体区中离子注入杂质，以形成作为源电极和漏电极的延伸区域的第二导电类型的第二半导体区；将第二导电类型的第二半导体区的一部分硅化为深于第二半导体区的区域，以形成源电极和漏电极，并通过从硅化物的偏析，在源电极与第一和第二半导体区之间、以及漏电极与第一和第二半导体区之间的界面中形成具有杂质浓度高于第二半导体区的第二导电类型的第三半导体区。