[发明专利]输入电路及其方法

说明书

技术领域

本发明有关于一种输入电路，特别是有关于一种输入电路，用以判断于输入脚位(input pin)上的两或三个状态。

背景技术

一般而言，根据输入信号，集成电路的逻辑输入脚位(pad)具有两个逻辑状态，例如高逻辑状态与低逻辑状态。在一些应用中，逻辑输入脚位可能具有浮接状态(floating state)，其表示逻辑输入脚位没有接收任何信号。因此，现有的输入电路可用来判断输入脚位上的两个状态，例如浮接状态与高逻辑状态，或者浮接状态与低逻辑状态。现有的输入电路更可用来判断输入脚位上的三个状态，例如浮接状态、高逻辑状态、与低逻辑状态。当输入脚位处于浮接状态时，现有输入电路透过一个电阻器将输入脚位的位准拉高(pull up)或拉低(pulldown)。例如，当输入脚位具有浮接状态与高逻辑状态，且输入脚位正处于浮接状态时，现有的输入电路透过耦接于输入脚位与接地之间的电阻器，将输入脚位的位准拉低，且输入电路则判断输入脚位的位准为低逻辑位准。当输入脚位正处于高逻辑状态时，前述现有的输入电路判断输入脚位的位准为高逻辑位准。然而，介于输入脚位与接地的电阻器所形成的路径上会产生漏电流。因此，期望提供一种输入电路，其可判断输入脚位的浮接状态，且当输入脚位处于低或高逻辑状态时，其可减少漏电流的产生。

发明内容

本发明提供一种输入电路，包括位准决定单元以及输出单元。位准决定单元由输入电路的输入端接收输入信号，且在第一使能信号控制的第一期间，决定输入信号的电压位准。输出单元耦接输入端。在第一期间，输出单元由输入电路的输出端，输出具有已决定的逻辑位准的输入信号，以作为输出信号。在接续于第一期间的第二期间，输出单元根据第二使能信号以拴锁(latch)输入信号的已决定的逻辑位准，且由输出端输出具有已决定的逻辑位准的输入信号，以作为输出信号。

本发明另提供一种输入电路，其包括位准决定单元、模拟数字转换单元、以及拴锁(latch)模块。位准决定单元由输入电路的输入端接收输入信号，且在第一期间，根据第一使能信号来决定输入信号的电压位准。模拟数字转换单元接收具有已决定的电压位准的输入信号，且在一第一期间，根据输入信号的已决定的电压位准，将输入信号转换为数字信号。拴锁模块在接续于第一期间的一第二期间，由第二使能信号控制，以拴锁数字信号作为输出信号。

本发明还提供一种方法，适用于一输入电路，所述输入电路具有一输入端，所述方法包括：决定所述输入端上一输入信号的电压位准；拴锁所述输入信号的已决定的电压位准；输出具有已决定的电压位准的所述输入信号，以作为一输出信号；以及根据所述输出信号来判断所述输入端的逻辑状态。

本发明的输入电路，可判断输入脚位的浮接状态，且当输入脚位处于低或高逻辑状态时，可减少漏电流的产生。

附图说明

图1表示本发明实施例的输入电路，其可判断输入端的两个状态；

图2表示图1中参考电压V_REF、使能信号EN_1与EN_2间的关系；

图3表示图1中时序产生单元的实施例；

图4表示当供电电压V_BAT缓慢地上升时供电电压V_BAT与使能信号EN_1间的关系；

图5表示当供电电压V_BAT快速地上升时供电电压V_BAT与使能信号EN_1间的关系；

图6表示图1中时序产生单元的另一实施例；以及

图7表示本发明实施例的输入电路，其可判断输入端的三个状态。

主要组件符号说明：

1～输入电路；10～位准决定单元；10a～开关；10b～电阻器；11～输出单元；11a、11b、11c～反向器；11d～开关；12～位准维持单元；12a、12b～开关；12c～电阻器；13～信号产生器；N11～节点；P_IN～输入端；P_OUT输出端；

13’～信号产生器；30～电压产生器；31～分压器；31a、31b～电阻器；32～比较单元；32a～比较器；32b～D型正反器；33～定时器；34～多任务器；35～或门；36～反向器；

13”～时序产生单元；60～定时器；61～反向器；