[发明专利]一种信号延时集成电路

权利要求书

1.一种信号延时集成电路，其特征在于，包括：环形振荡器(12)、分频相与电路(14)、RS触发器(16)及逻辑或门(18)，其中：

延时集成电路(10)的输入信号(S_HL)分别接到RS触发器(16)的置位端(S)、分频相与电路(14)的输入端(clr)和逻辑或门(18)的一个输入端；

逻辑或门(18)的另一个输入端接RS触发器(16)的反向输出端

逻辑或门(18)的输出端接到环形振荡器(12)的输入端(ctrl)；

环形振荡器(12)的输出端(f)接到分频相与电路(14)的输入端(clk)；

分频相与电路(14)的输出端(out)接到RS触发器(16)的复位端(R)；

RS触发器(16)的正输出端(Q)输出延时集成电路(10)的输出信号(S_delay)；

所述分频相与电路包括：N+1个2输入与门，以及N+1个具有复位端的D触发器，其中：

分频相与电路的输入端(clr)接到N+1个D触发器的复位端(CLR)；

N+1个D触发器的N+1个反向输出端分别对应地接到其本身的输入端(D)；

分频相与电路的时钟端(clk)接第一D触发器的时钟输入端；

分频相与电路的时钟端(clk)又接到第一2输入与门的一个输入端；

第一D触发器的正输出端接第一2输入与门的另一个输入端；

第ND触发器的正输出端接第N+1D触发器的时钟输入端；

第N2输入与门的输出端接到第N+12输入与门的一个输入端；

第N+1D触发器的正输出端接到第N+12输入与门的另一个输入端；

第N+12输入与门的输出端为分频相与电路的输出端。

2.根据权利要求1所述的信号延时集成电路，其特征在于，所述环形振荡器(12)采用具有控制是否振荡的控制端的环形振荡器。

3.根据权利要求1所述的信号延时集成电路，其特征在于，所述

环形振荡器(12)包括：由2输入或非门、2n个反向器以及2n+1个电容组成的第一环形振荡器(20A)或由2输入与非门、2n个反向器以及2n+1个电容组成的第二环形振荡器(20B)。

4.根据权利要求3所述的信号延时集成电路，其特征在于，所述第一环形振荡器(20A)中：

第一环形振荡器的控制是否振荡的控制端(ctrl)接2输入或非门的一个输入端；2输入或非门的输出端接到第一反向器的输入端；

第一反向器的输出端接到第二反向器的输入端；

第2n反向器的输出端接到2输入或非门的另一个输入端；

第一电容的一端接到2输入或非门的输出端，另一端接到地；

第二电容的一端接到第一反向器的输出端，另一端接到地；

第2n+1电容的一端接到第2n个反向器的输出端，另一端接到地；

第2n反向器的输出端为第一环形振荡器的输出端。

5.根据权利要求3所述的信号延时集成电路，其特征在于，所述

第二环形振荡器(20B)中：

第二环形振荡器的控制是否振荡的控制端(ctrl)接输入反向器的输入端；

输入反向器的输出端接2输入与非门的一个输入端；

2输入与非门的输出端接到第一反向器的输入端；

第一反向器的输出端接到第二反向器的输入端；

第2n反向器的输出端接到2输入与非门的另一个输入端；

第一电容的一端接到2输入与非门的输出端，另一端接到地；

第二电容的一端接到第一反向器的输出端，另一端接到地；

第2n+1电容的一端接到第2n反向器的输出端，另一端接到地；

第2n反向器的输出端为第二环形振荡器的输出端。

6.根据权利要求3或4或5所述的信号延时集成电路，其特征在于，所述电容包括：NMOS管(56)的栅氧电容，其中，NMOS管(56)的源极、漏极以及衬底连在一起作为栅氧电容的一端，栅极作为栅氧电容的另一端；或用PMOS管的栅氧电容，其中，PMOS管的源极、漏极以及衬底连在一起作为栅氧电容的一端，栅极作为栅氧电容的另一端。