[发明专利]一种指令集的优化有效
| 申请号： | 200710118587.6 | 申请日： | 2007-07-10 |
| 公开（公告）号： | CN101344840A | 公开（公告）日： | 2009-01-14 |
| 发明（设计）人： | 陈新中;卢佳文;梅思行 | 申请（专利权）人： | 北京简约纳电子有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 北京亿腾知识产权代理事务所 | 代理人： | 陈霁 |
| 地址： | 100088北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 指令 优化 | ||
1.一种微处理器，包括指令存储器，在所述指令存储器中以混合对齐方式存储具有不同长度的第一长度指令和第二长度指令，所述第一长度指令具有小于第二长度指令的长度，所述第一长度指令和第二长度指令采用操作码加以区分；指令抽取单元，从指令存储器中提取混合存储的指令，根据操作码从中分离出第一长度指令和第二长度指令；指令译码单元，将第一长度指令和第二长度指令分别译码；和，转移操作单元，当进行转移操作时，转移指令指向第一和第二长度指令之任何一个的边界；
其中所述微处理器包括多个寄存器，所述第一长度指令和第二长度指令均全面访问所述多个寄存器。
2.如权利要求1所述的微处理器，其特征在于第一长度指令是16比特；第二长度指令是32比特。
3.一种在微处理器中执行指令的方法，所述指令包括具有不同长度的第一长度指令和第二长度指令，所述第一长度指令具有小于第二长度指令的长度，所述第一长度指令和第二长度指令采用操作码加以区分，所述方法包括：从存储器中提取混合对齐方式存储的指令；根据操作码从中分离出第一长度指令和第二长度指令；将第一长度指令和第二长度指令分别译码；当进行转移操作时，转移指令指向第一和第二长度指令之任何一个的边界；
其中微处理器包括多个寄存器，所述第一长度指令和第二长度指令均全面访问所述多个寄存器。
4.如权利要求3所述的方法，其特征在于对分离后的第一和第二长度指令并行译码。
5.如权利要求4所述的方法，其特征在于第一长度指令是16比特；第二长度指令是32比特。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京简约纳电子有限公司，未经北京简约纳电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710118587.6/1.html，转载请声明来源钻瓜专利网。
