[发明专利]多芯片封装体内部连接的边界扫描测试结构及测试方法

说明书

技术领域

本发明属于集成电路芯片设计、芯片可测性设计和芯片封装技术领域，具体涉及一种测试电路结构和测试方法，用以实现在多芯片封装时，内部芯片数量多，相互连接的引脚数量多，连接关系复杂，而最终封装体对外连接引脚数量却极少的情况下，在封装过程完成后对封装体内连接关系进行测试。

背景技术

随着现代电子工业的发展，电子线路板的复杂程度日益提高。这种复杂度体现在同一块PCB上存在的元器件数量的增加和元器件之间的相互连接关系的复杂度的提高。这为电路板在装配完成后的连接质量检测带来了极大的挑战。

边界扫描测试是在20世纪80年代中期作为解决PCB物理访问问题的JTAG(Joint Test Action Group)接口发展起来的，这样的问题是新的封装技术导致电路板装配日益拥挤所产生的。边界扫描在芯片级层次上嵌入测试电路，以形成全面的电路板级测试协议。利用边界扫描--自1990年以来的行业标准IEEE 1149.1，甚至能够对最复杂的装配进行测试、调试和在线系统设备编程，并且诊断出硬件问题。

通过提供对扫描链I/O的访问，可以消除或极大地减少对电路板上物理测试点的需要，这就会显著节约成本，因为电路板布局更简单、测试夹具更廉价、电路中的测试系统耗时更少、标准接口的使用增加、上市时间更快。除了可以进行电路板测试之外，边界扫描允许在PCB贴片之后，在电路板上对几乎所有类型的CPLD和闪存进行编程，无论尺寸或封装类型如何。在线系统编程可通过降低设备处理、简化库存管理和在电路板生产线上集成编程步骤来节约成本并提高产量。

JTAG标准IEEE 1149.1规定了一个四线串行接口(第五条线是可选的)，该接口称作测试访问端口(TAP)，用于访问复杂的集成电路(IC)，例如微处理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位寄存器和状态机，以执行边界扫描功能。在TDI(测试数据输入)引线上输入到芯片中的数据存储在指令寄存器中或一个数据寄存器中。串行数据从TDO(测试数据输出)引线上离开芯片。边界扫描逻辑由TCK(测试时钟)上的信号计时，而且TMS(测试模式选择)信号驱动TAP控制器的状态。TRST*(测试重置)是可选项，而且可作为硬件重置信号。在PCB上可串行互连多个可兼容扫描功能的IC，形成一个或多个边界扫描链，每一个链有其自己的TAP。每一个扫描链提供电气访问，从串行TAP接口到作为链的一部分的每一个IC上的每一个引线。在正常操作过程中，IC执行其预定功能，就好像边界扫描电路不存在。但当为了进行测试或在线系统编程而激活设备的扫描逻辑时，数据可以传送到IC中，并且使用串行接口从IC中读取出来。这样的数据可以用来激活设备核心，将信号从设备引线发送到PCB上，读出PCB的输入引线并读出设备输出。

上述主要讨论的是系统级PCB制作时所遇到的问题。对于传统的集成电路封装通常是一块集成电路硅片被封装在一个封装体内。其硅片上的集成电路符合IEEE 1149.1所建议的边界扫描的要求即可。

然而随着集成电路复杂度的日益提高和封装工艺水平的不断提高，对封装在集成电路封装体内各结构也有了新的要求。多芯片封装、将一个系统的全部构成元件集成在同一个封装内的应用也不断涌现。这就要求这种芯片构成的系统测试时，不但要对各个封装好的集成电路之间的连接关系进行检测，也需要对在同一个封装体内的不同硅片之间的连接关系进行检测。

值得庆幸的是，由于封装技术的日益提高，一个复杂的封装已经可以提供几百，甚至上千个引脚，封装内的各个硅片上凡是外部需要的结点，都可以通过封装的某个引脚引出。这为多个符合IEEE 1149.1测试规范的硅片构成的多芯片封装的测试提供了方便。只要这些芯片与测试相关的引脚都能够引出来，测试芯片之间的连接关系就能够实现了。

然而对于某些内部极为复杂，有若干个硅片封装在同一个封装体内，而外部封装引出端口数量却要求极为严格，只有数量非常有限的几个接触点和外界相连的情况，上述的多芯片封装的解决方案就无能为力了。