[发明专利]一种MMU(存储管理单元)设计方法

说明书

技术领域

本发明提出了一种MMU(存储管理单元)的设计方法。该方法适用于智能卡集成电路，在提供灵活、高效的存储管理方式的同时，也提供了一种突破非易失性存储体(EEPROM/FLASH)做程序存储器而带来的系统运行频率瓶颈的设计方法。

背景技术

当今的智能卡领域，在对运算速度提出要求的同时也要求芯片具备一定的安全性能，特别是对卡内数据的安全提出了很高的要求，在这种背景下，MMU设计广泛应用于智能卡集成电路中。

一般情况下智能卡IC的MMU设计主要实现卡内程序空间和数据空间的安全管理以及逻辑空间到物理空间的映射，并且常规做法都是将RAM存储器映射为数据空间用来保存程序运算的中间结果，而非易失性存储体(EEPROM/FLASH)用来保存程序或生命周期较长的交易数据，这种管理方式在一般情况下是能够满足应用需求的，但在一些需要高速运算的场合下，由于非易失性存储体(EEPROM/FLASH)随机读取速度瓶颈(一般在10~20M Hz)，并且一般智能卡领域的CPU又不带有cache，导致CPU只能迁就于非易失性存储体而运行在一个较低的频率水平下。

本发明提出的MMU设计方法，提出了一种灵活的存储管理方法，很好地解决了非易失性存储体(EEPROM/FLASH)做程序存储器带来的系统运行频率瓶颈问题。

发明内容

在系统运行之初MMU控制寄存器会被初始化，形成最初的系统存储器映射结构，RAM在默认情况下被映射为数据存储器。在系统运行过程中一旦出现高速运算需求，CPU会将参与高速运算的程序搬移至RAM存储器的空闲地址，随后通过配置MMU控制寄存器将这部分地址映射入程序空间。CPU一旦跳转至RAM后通过配置系统运行参数提高CPU运行频率，完成高速运算后通过类似的方式降低CPU运行频率，CPU返回非易失性存储体(EEPROM/FLASH)运行程序，同时释放RAM(将RAM配置为数据存储器)。

通过对上述过程的分析本发明至少具有以下几点优点，以下是具体说明：

1.间接解决了某些CPU体系结构下不支持程序空间写操作的缺陷。对于标准MSC51CPU体系结构而言，指令集中没有写程序空间指令，通过本发明用户可以首先将RAM映射为数据空间通过数据空间写指令完成写入操作，之后再将RAM映射为程序空间，间接完成了程序空间的写入操作。

2.突破系统运行瓶颈。根据RAM随机读取速度快的特点，将高速运算程序放入RAM中执行，突破了系统运行频率瓶颈，在不增加硬件开销的情况下提高了系统运算频率上限，使系统能够适应各种速度需求，大大提高了系统的适应性。

3.RAM既可全部作为程序存储器或数据存储器，也可以部分的作为程序存储器和数据存储器，这种灵活的划分方式大大提高了系统的资源利用率。

附图说明

图1描述了本发明中所涉及的MMU原理。

图2描述了本发明中所涉及MMU结构。“MMU控制寄存器”是一组由触发器组成的寄存器，CPU对控制寄存器具有读写权限，可以通过改写控制寄存器的内容，达到操纵物理地址采取特定的方式向逻辑地址映射，以及控制特定逻辑地址的访问权限；“MAP模块”是MMU的实际执行模块，MAP模块根据MMU控制寄存器的预设值执行逻辑地址向物理地址的翻译和比较，MAP模块同时也是CPU和物理存储器的接口模块。图中的CPU模块仅供示意，不属于MMU模块。

具体实施方式

1.如图2所示，在MMU中针对RAM存储器设置了一组控制寄存器，该组寄存器规定了RAM特定地址范围被映射入程序空间或数据空间以及如何被映射；

2.在系统上电后通过设置MMU中控制寄存器，初始化RAM为数据存储器、EEPROM/FLASH为程序存储器(图1中实线所示映射关系)，之后将参与高速运算的程序段N(逻辑地址为N`)拷贝至RAM中，即为图1中数据段M(逻辑地址为M`)；

3.程序设置MMU取消程序段N到逻辑地址N`的映射关系，并将数据段M(程序段N的拷贝)映射到逻辑地址N`(图1中虚线所示过程)，此时RAM中数据段M被映射为程序存储空间，具备执行程序能力。此后CPU跳转至逻辑地址N`(实际上是在RAM中执行程序)，通过设置系统控制寄存器提高CPU运行频率，进行高速操作。

4.系统完成高速运算后，再次设置系统控制寄存器恢复CPU运行频率至正常水平，程序跳出逻辑地址空间N`，跳转至非易失性存储体(EEPROM/FLASH)运行，同时释放RAM为数据存储体(恢复映射数据段M为逻辑地址M`，并将程序段N重新指向逻辑地址N`)。