[发明专利]一种适用于时分双工模式的数字预失真射频收发电路

权利要求书

1.一种适用于时分双工模式的数字预失真DPD射频收发电路，包括：

输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相 连构成的接收链路；

输入自发送链路输出端、输出至DPD单元、由多个功能单元依次相连构成 的反馈链路；

输入自所述DPD单元、输出至外部发射通道的发送链路；

其特征在于，该电路还包括：二选一单元、单输入多输出单元和控制器；

所述反馈链路中的功能单元少于所述接收链路，接收链路中多于反馈链路 的功能单元为一个或至少两个相邻的功能单元，且所述一个或至少两个相邻功 能单元中的最后一个的输出端为所述接收链路的输出端；

所述接收链路中多于反馈链路的功能单元中，最前一个的输入端与所述二 选一单元的输出端相连，该功能单元前一个相邻的功能单元输出端与所述二选 一单元的第一输入端相连；反馈链路中，与接收链路中连接二选一单元第一输 入端的功能单元相同的一个功能单元输出端，与所述二选一单元的第二输入端 相连；

所述接收链路的输出端与单输入多输出单元的输入端相连；所述数字中频 接收单元的输入端与所述单输入多输出单元的第一输出端相连；所述DPD单元 与所述单输入多输出单元的第二输出端相连；

所述控制器，在接收时隙到来时导通所述二选一单元的第一输入端与输出 端，导通所述单输入多输出单元的输入端与第一输出端；在发送时隙到来时导 通所述二选一单元的第二输入端与输出端，导通所述单输入多输出单元的输入 端与第二输出端。

2.如权利要求1所述的电路，其特征在于，所述反馈链路少于所述接收链 路的功能单元包括可变增益放大器VGA；

所述控制器，在接收时隙到来时，进一步将所述VGA的VGA增益设置为 预设的第一VGA增益；在发送时隙到来时，进一步将所述VGA的VGA增益 设置为预设的第二VGA增益。

3.如权利要求1或2所述的电路，其特征在于，所述控制器中包括一个与 系统时钟同步的定时器。

4.如权利要求1或2所述的电路，其特征在于，所述二选一单元为多路选 择开关，所述多路选择开关的多端为输入端、单端为输出端。

5.如权利要求1或2所述的电路，其特征在于，所述单输入多输出单元为 多路选择开关，所述多路选择开关的单端为输入端、多端为输出端。

6.如权利要求1或2所述的电路，其特征在于，所述单输入多输出单元在 所述控制器的控制下，将输入端接收到的信号从第一输出端或第二输出端输出。