[发明专利]采用新型时序操作的铁电编程信息存储单元

说明书

技术领域

本发明属于半导体集成电路设计和制造技术领域，特别涉及一种采用新型时序操作的铁电编程信息存储单元，尤其是应用在FPGA(现场可编程门阵列)领域的铁电编程信息存储单元，实现信息的非易失存储。

背景技术

FPGA(现场可编程门阵列)是一种可重构的逻辑电路实现器件，使用者根据不同的需要对FPGA进行编程就可以得到各种不同功能的电路，具有很高的灵活性。在应用SRA M(静态随机读写存储器)结构编程单元的FPGA中，电路的通断信息被存储到一个SRAM中，用SRAM中存储的信息来直接控制MOS管的通断或是多路1器的选择路径，可以重复编程。然而，利用普通的CMOS工艺制造的SRAM其信息存储在内部的寄生电容中，断开电源后编程信息就会丢失，因此在FPGA芯片外部附加非易失模块对编程信息进行存储，当FPGA芯片重新上电后，该存储的信息被重新写入FPGA中的编程单元。目前基于SRAM作为编程单元的FPGA的外部非易失性存储模块主要采用的是EEPROM(电可擦除式可编程只读存储器)或者FLASH(快闪存储器)，它们都有编程电压高、可擦写次数少、读写速度慢等缺点，同时由于在FPGA外部独立增加了此模块，降低了集成性并且易增加成本。铁电存储器基于铁电材料的自发极化特性来存储数据，可以做到断开电源后数据不丢失，同时具有低功耗、快速读写、擦写次数高、高数据安全性等诸多优势，正成为最有前景的新一代非易失半导体存储器。将铁电存储技术引入到FPGA领域中构建铁电编程信息存储单元，可以将FPGA编程单元与编程信息的非易失存储同时在FPGA芯片内实现，在芯片的功耗、读写速度、数据安全性、成本等方面都具有明显优势，体现出很大的工业应用价值。

在铁电材料的应用发展初期，J.F.Scott提出了一种Shadow RAM结构的铁电编程信息存储单元^[1]。该单元在普通SRAM单元的基础上在两个信息存储节点上各添加了一个控制管和一个铁电电容，结构如图1所示。编程时两个控制管被关断，铁电电容与SRAM单元隔离，信息被写入SRAM单元的节点寄生电容上，整个单元按照SRAM的工作方式工作。系统断电之前，先将两个控制管打开，然后在极板信号端上施加脉冲，将信息写入铁电电容。系统重新上电后，首先将控制管打开，把铁电电容中的信息恢复到节点寄生电容上，然后再把控制管关断，整个单元按照SRAM单元的方式继续工作。这种单元的缺点在于：(1)需要添加额外的控制管，增加了面积成本；(2)断电之前必须先打开控制管存储信息，无法应对突发的断电情况。

日本的研究人员在Shadow RAM的基础上做出改进^[2]，取消两个控制管，从而将铁电电容直接连接在SRAM单元的信息存储节点上，形成NVSRAM(非易失SRAM)结构，如图2所示。这种编程单元的操作时序分为四个部分：读、写、存储以及恢复。在读和写过程中，极板信号始终保持在0.5个编程电压，其他操作时序和普通SRAM操作一样，这说明正常的读写操作仍是基于SRAM单元操作的，编程信息存储在节点寄生电容上，属于易失性存储。系统断电之前需要进行存储操作，即将极板信号从0.5个编程电压上拉至1个编程电压，保持一段时间后再下拉至0电平，这时编程信息已存在铁电电容中，属于非易失性存储。系统重新上电之后需要进行恢复造作，即将极板信号从0电平恢复为0.5个编程电压，这时编程信息重新存储在节点寄生电容上，属于易失性存储。时序操作如图3所示。这种单元的缺点在于：(1)0.5个编程电压的产生需要添加额外电路，极板信号始终处于0.5个编程电压，不利于电路功耗的降低，同时为了保持该电压的精确性，设计成本增加；(2)断电之前必须通过存储操作存储信息，无法应对突发的断电情况。

针对上述两种单元的缺点，有必要开发一种可以应对突发断电且操作时序简单稳定的铁电编程单元。

发明内容

本发明的目的是提供一种采用新型时序操作的铁电编程信息存储单元。

一种应用于现场可编程门阵列的铁电编程信息存储单元，它可以实现信息的非易失存储，并能应对突发断电的情况，同时它的操作过程简单，操作信号易于生成且稳定。

一个采用新型时序操作的铁电编程信息存储单元，包括：

一个锁存器，包括两个反相器，每个反相器的输入都和另一个反相器的输出相连，形成环状，由此产生两个连接节点；

两个门控管，每个门控管与锁存器的一个节点连接成了一个SRAM标准单元；

两个铁电存储电容。