[发明专利]一种制备单电子晶体管的方法

说明书

技术领域

本发明涉及纳米电子器件及纳米加工技术领域，尤其涉及一种利用底切(Undercut)技术制备单电子晶体管的方法。

背景技术

以互补式金属—氧化物—半导体(Complementary Metal-Oxide-Semiconductor，CMOS)为主流技术的集成电路一直在遵循“摩尔定律”迅速发展。随着特征尺寸进入到纳米级，传统的CMOS技术面临着越来越严重的挑战，因此基于新原理的纳米电子器件成为研究的热点。

单电子器件是一种基于量子效应和库仑阻塞效应，通过操作少数电子输运实现逻辑功能的器件，具有小尺寸、低功耗、高集成度等优点，拥有十分广阔的应用前景。例如可用来制作单电子存储器、单电子逻辑电路、电流标准、电阻标准、温度标准、超灵敏静电计、微波或红外探测器等，因此，单电子器件已经成为未来替代MOS晶体管的重要侯选器件之一。

如图1所示，图1为单电子器件的三维结构示意图。单电子器件的基本结构包括量子点和隧道结，其中隧道结5，由连接量子点4以及源漏1、2之间的势垒层组成。当势垒层的电阻足够大(大于25.8KΩ)，而量子点的电容又足够小，以致其单电子荷电能大于热激发能量时，则会产生库仑阻塞效应。

通常我们是通过尺寸限制效应形成隧道结，也就是说隧道结势垒层是由几个纳米或者几十个纳米的量子线连接源漏和库仑岛构成的。只有当隧道结的尺寸足够小，势垒层的电阻才足够大，才能使得单电子晶体管实现其逻辑功能。

单电子器件尽管已经取得了很大的发展，但在制备方面依然面临着很多的难题。目前制作单电子器件多采用至上向下(top-down)的方法，即采用电子束直写和刻蚀技术制备出纳米尺度的库仑岛和隧道结。由于电子束曝光有严重的临近效益影响，所以大尺寸的源漏以及库仑岛之间要制备出几个纳米或者几十个纳米的隧道结，存在着非常高的技术难度。

国际上有人为了制备小尺寸的隧道结，通常在干法刻蚀出图形后再选择干氧氧化的方法，以减小隧道结的尺寸，形成单电子晶体管。可是，这种干氧氧化的方法会增加整个器件的总电容，使得器件要在较低的温度下工作。

本发明提出了一种利用底切(Undercut)技术制备单电子晶体管的方法，可以制备出几十个纳米甚至几个纳米的隧道结，改变了原先依赖于干氧氧化的方法制备小尺寸隧道结的现状，开辟了一条新的技术路线。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种利用Undercut技术制备单电子晶体管的方法，以简化制作工艺，解决在电子束曝光过程中由于邻近效应影响无法实现小尺寸隧道结的问题。

(二)技术方案

为达到上述目的，本发明提供了一种制备单电子晶体管的方法，该方法包括以下步骤：

步骤101：对绝缘体上硅SOI衬底的顶层硅进行离子注入及快速退火；

步骤102：在SOI衬底上涂敷双层电子束抗蚀剂，采用电子束直写曝光及显影在电子抗蚀剂中形成单电子晶体管图形；

步骤103：在形成的单电子晶体管图形上蒸发或溅射金属材料，作为刻蚀掩蔽层；

步骤104：剥离蒸发或溅射的金属材料，形成金属单电子晶体管图形；

步骤105：利用剥离剩余的金属作为掩膜，采用反应离子干法刻蚀SOI衬底的顶层硅，将金属单电子晶体管图形转移到SOI顶层硅中；

步骤106：采用湿法腐蚀工艺去除作为掩蔽层的金属；

步骤107：在SOI衬底上涂敷光学抗蚀剂，对光学抗蚀剂进行光学曝光和显影，在光学抗蚀剂中形成源、漏、栅电极图形；

步骤108：蒸发或溅射金属电极材料；

步骤109：剥离蒸发或溅射的金属，并合金形成欧姆电极。

上述方案中，所述步骤101包括：在p型、100晶向的SOI衬底的顶层硅中注入P³¹⁺离子，注入能量为20keV，注入剂量为1×10¹⁵cm^-2，然后在N₂气氛中，在1050℃下快速退火15秒；所述p型、100晶向的SOI衬底从下到上依次由硅基底、375nm厚的埋氧层和50nm厚的顶层硅构成。

上述方案中，步骤103中所述蒸发或溅射的金属材料为金属Al，厚度为20nm。

上述方案中，步骤104中所述剥离蒸发或溅射的金属材料采用丙酮超声剥离，使得PMMA胶以及其上面的金属Al脱落，在SOI衬底上形成金属单电子晶体管图形。