[发明专利]多层纳米晶浮栅结构的非挥发性存储器及其制备方法

说明书

技术领域

本发明涉及集成电路中的非挥发性存储器技术领域，尤其涉及一种多层纳米晶浮栅结构的非挥发性存储器及其制备方法。

背景技术

近年来，集成电路中存储器的增长速度已超过逻辑电路，存储器占芯片面积的比例已由1999年的20％增至2005年的71％，而逻辑电路则由1999年的66％降到2005年的16％。

在存储器产品中，市场需求增长最快的是非挥发存储器。闪存(FlashMemory)作为非挥发性存储器的典型器件，目前已广泛应用于U盘、MP3播放器及手机等多种手持移动存储电子产品中。然而目前广泛被工业界所采用的闪存器件结构在向纳米特征尺寸发展的同时，在存储时间和功耗等方面面临着严峻的挑战。

而基于纳米晶的浮栅结构的非挥发性存储器是一种分立存储机制，电荷被存储在独立的纳米晶粒上，纳米晶粒之间是被介质层隔开的。因此，避免了由于隧穿层上的缺陷导致整个器件信号丢失的情况，增强了电荷保持能力。

图1为常规纳米晶浮栅存储器的截面示意图。参照图1，常规纳米晶浮栅存储器包括P型半导体衬底3，在半导体硅衬底3中掺杂形成的n型源极1和漏极2，源漏极之间即为沟道4，沟道上方生长隧穿氧化层5，纳米晶粒6淀积在隧穿氧化层之上，然后覆盖以控制氧化层7和栅极8。

在这样的纳米晶浮栅存储器中，电荷直接隧穿注入纳米晶粒从而导致器件阈值电压的改变。然而，目前纳米晶粒存储器的电荷存储时间，存储窗口还没有达到工业量产的需求，急需基于新结构纳米晶浮栅存储器的出现。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的一个目的在于提供一种多层纳米晶浮栅结构的非挥发性存储器，以解决单层纳米晶浮栅存储器的编程时间(或电压)与存储时间之间的矛盾，在较短的编程时间前提下提升器件的存储时间。

本发明的另一个目的在于提供一种制备多层纳米晶浮栅结构非挥发性存储器的方法，以制备能够解决单层纳米晶浮栅存储器的编程时间(或电压)与存储时间之间的矛盾的非挥发性存储器。

(二)技术方案

为达到上述一个目的，本发明提供了一种多层纳米晶浮栅结构的非挥发性存储器，该非挥发性存储器包括：

用于支撑整个非挥发性存储器的半导体衬底11；

在半导体衬底11中掺杂形成源极9和漏极10；

在源极9和漏极10之间的沟道12；

位于沟道12上的隧穿氧化层13；

用于控制多层纳米晶浮栅结构氧化的控制氧化层14；

位于控制氧化层14上的栅电极16；

其特征在于，该非挥发性存储器进一步包括：

位于隧穿氧化层13与控制氧化层14之间的多层纳米晶浮栅结构15，用于作为非挥发性存储器的浮栅存储单元。

上述方案中，所述多层纳米晶浮栅结构15为纳米晶粒层与氧化层依次交互叠加而成的多层结构。

上述方案中，所述半导体衬底为P型半导体硅衬底，或为N型半导体硅衬底。

上述方案中，所述纳米晶为金属纳米晶粒，或为半导体纳米晶粒，或为不同材料形成的纳米异质晶粒。

上述方案中，所述金属纳米晶粒为W、Ti、Ni、Au、Co或Pt材料形成的纳米晶粒，所述半导体纳米晶粒为硅、锗或硫化镉材料形成的纳米晶粒，所述不同材料形成的纳米异质晶粒为锗/硅纳米异质晶粒。

为达到上述另一个目的，本发明提供了一种制备多层纳米晶浮栅结构非挥发性存储器的方法，该方法包括：

在半导体衬底中掺杂形成源极和漏极，在源极与漏极之间形成沟道，沟道上方形成隧穿氧化层；

在隧穿氧化层上制备一层纳米晶颗粒，然后在纳米晶颗粒上覆盖以一层氧化层薄膜，接着再在氧化层薄膜上制备一层纳米晶颗粒，同样也在纳米晶颗粒上覆盖以一层氧化层薄膜，……，依次一层纳米晶颗粒一层氧化物薄膜交互叠加，形成多层纳米晶浮栅结构；

最后在形成的多层纳米晶浮栅结构上依次覆盖一层控制氧化层和一层栅电极。

上述方案中，所述半导体衬底为P型半导体硅衬底，所述掺杂形成的源极和漏极为N型的源极和漏极。

上述方案中，所述纳米晶颗粒为金属纳米晶颗粒，所述在隧穿氧化层上制备一层纳米晶颗粒采用电子束蒸发与快速热退火相结合的工艺进行。

上述方案中，所述金属纳米晶颗粒直径在5nm至10nm之间，面密度为10¹⁰cm^-2。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：