[发明专利]一种TD-SCDMA终端接收机芯片

权利要求书

1.一种TD-SCDMA终端接收机芯片，包括：

一ARM处理器；

一数字信号处理器；

一同步模块；

一联合检测模块；以及

一维特比/Turbo解码模块；其中

同步模块通过静态存储器m1、联合检测模块通过静态存储器m2、维 特比/Turbo解码模块通过静态存储器m3分别连接到局部总线上；并

由静态存储器m1、m2、m3分别用于同步模块、联合检测模块、维特 比/Turbo解码模块与数字信号处理器之间的数据交换；

局部总线由数字信号处理器控制；

数字信号处理器通过AHB总线连接到ARM处理器上；

同步模块、联合检测模块和维特比/Turbo解码模块由数字信号处理器 集中控制；

同步模块、联合检测模块和维特比/Turbo解码模块与数字信号处理器 之间的控制信息的交换由数字信号处理器的IO总线完成；

其中，静态存储器m2和联合检测模块具体地包括静态存储器 SRAM3、SRAM4、SRAM5、SRAM6、Chol分解模块和前向/后向迭代模 块，其相互连接关系为：

在处理第一时隙的时间内，数字信号处理器将数据通过静态存储器 SRAM3送给Chol分解模块处理；

在处理第二时隙的时间内，数字信号处理器将数据通过静态存储器 SRAM4送给Chol分解模块处理；

同时，静态存储器SRAM3内存储的Chol分解模块对上一时隙的分解 结果送到前向/后向迭代模块读取；

同时数字信号处理器将第一时隙的数据送给静态存储器SRAM5和静 态存储器SRAM6，供前向/后向迭代模块处理；

前向/后向迭代模块处理后，通过静态存储器SRAM5和静态存储器 SRAM6将结果反馈给数字信号处理器；

前向/后向迭代模块继续通过静态存储器SRAM5和静态存储器 SRAM6接收数据并处理，通过静态存储器SRAM5和静态存储器SRAM6 将结果反馈给数字信号处理器，直到该时隙内的所有数据处理完；

下一个时隙，前向/后向迭代模块通过静态存储器SRAM5和静态存储 器SRAM6接收数字信号处理器的数据，通过静态存储器SRAM4接收Chol 分解模块送来的数据，两个模块一起形成流水线，每个时隙的时间内处理 完一个时隙的数据。

2.根据权利要求1所述的芯片，其中，同步模块的构成为：

采样误差检测、环路滤波器、采样数控振荡器和内插器构成一个采样 定时环路；

频偏估计、载波数控振荡器和乘法器构成一个频偏估计与补偿环路；

频偏估计由数字信号处理器内的软件完成。

3.根据权利要求1所述的芯片，其中，同步模块与局部总线之间的 数据传送经由静态存储器m1交给数字信号处理器，其中，静态存储器m1 具体地包括静态存储器SRAM1和SRAM2，同步模块交替地将数据送往 这两块静态存储器，从而交替地送往数字信号处理器DSP。

4.根据权利要求3所述的芯片，其中，同步模块与局部总线之间的 数据传送经过分段匹配滤波器经由静态存储器SRAM1或SRAM2交给数 字信号处理器。

5.根据权利要求1所述的芯片，其中，Chol分解模块包括算术逻辑 单元、乘累加单元、FFT控制器和Chol控制器；其中FFT控制器和Chol 控制器共用算术逻辑单元和乘累加单元；当工作在单用户模式时，FFT控 制器控制这两个计算单元完成FFT和求倒数的工作。

6.根据权利要求1所述的芯片，其中，前向/后向迭代模块包括两个 复数乘累加单元、一个前向/后向迭代控制器和一个FFT/IFFT控制器；前 向/后向迭代控制器和FFT/IFFT控制器共用两个复数乘累加单元， FFT/IFFT控制器用在单用户检测模式。