[发明专利]信号编码器与信号译码器

权利要求书

1、一种信号编码器，用以接收一数据信号与一时脉信号，并输出对应于该数据信号与该时脉信号的一差分信号，其特征在于，该数据信号由多个逻辑零与多个逻辑一所构成，该信号编码器包含有一第一编码输出端与一第二编码输出端，该信号编码器在该数据信号为该逻辑一时，从该第一编码输出端输出一调变信号，从该第二编码输出端输出一固定电位信号，该信号编码器在该数据信号为该逻辑零时，从该第一编码输出端输出该固定电位信号，从该第二编码输出端输出该调变信号。

2、如权利要求1所述的信号编码器，其特征在于，该信号编码器还包含一逻辑电路，该逻辑电路接收该数据信号及该时脉信号，并在该数据信号为该逻辑一时，从该第一编码输出端输出一调变信号，从该第二编码输出端输出一固定电位信号，该逻辑电路在该数据信号为该逻辑零时，从该第一编码输出端输出该固定电位信号，从该第二编码输出端输出该调变信号。

3、如权利要求1所述的信号编码器，其特征在于，该固定电位信号为一逻辑为零的电位信号。

4、如权利要求1所述的信号编码器，其特征在于，该固定电位信号为一逻辑为一的电位信号。

5、如权利要求1所述的信号编码器，其特征在于，该调变信号由多个低电位信号与多个高电位信号所构成。

6、如权利要求1所述的信号编码器，其特征在于，该调变信号的脉冲宽度相等于该时脉信号半周期的脉冲宽度。

7、如权利要求1所述的信号编码器，其特征在于，该逻辑电路还包含有：

一第一与非门，具有两输入端与一输出端，该与非门的第一输入端接收该数据信号，该第一与非门的第二输入端接收该时脉信号，该第一与非门对该数据信号与该时脉信号进行一与非运算后，由该第一与非门的该输出端输出一第一信号；

一第一反相器，与该第一与非门电性连接，具有一输入端与一输出端，接收该第一与非门输出的该第一信号，并对该第一信号进行一反相运算后，由该第一反相器的该输出端输出反相的该第一信号；

一第一单一脉冲触发器，与该第一反相器电性连接，用以接收并设定该第一信号的脉冲宽度；

一第二反相器，具有一输入端与一输出端，接收该时脉信号，并对该时脉信号进行该反相运算后，由该第二反相器的该输出端输出反相的该时脉信号；

一第一或非门，与该第二反相器电性连接，具有两输入端与一输出端，该第一或非门的第一输入端接收该第二反相器输出的反相的该时脉信号，该第一或非门的第二输入端接收该数据信号，该第一或非门对该数据信号与反相的该时脉信号进行一或非运算后，由该第一或非门的该输出端输出一第二信号；

一第二单一脉冲触发器，与该第一反相器电性连接，用以接收并设定该第二信号的脉冲宽度。

8、如权利要求7所述的信号编码器，其特征在于，该第一单一脉冲触发器与该第二单一脉冲触发器为一正缘触发单一脉冲触发器。

9、如权利要求1所述的信号编码器，其特征在于，该逻辑电路还包含有：

一第一与非门，具有两输入端与一输出端，该第一与非门的第一输入端接收该数据信号，该第一与非门的第二输入端接收该时脉信号，该第一与非门对该数据信号与该时脉信号进行一与非运算后，由该第一与非门的该输出端输出一第一信号；

一第一单一脉冲触发器，与该第一与非门电性连接，用以接收并设定该第一信号的脉冲宽度；

一第二反相器，具有一输入端与一输出端，接收该时脉信号，并对该时脉信号进行该反相运算后，由该第二反相器的该输出端输出反相的该时脉信号；

一或门，与该第二反相器电性连接，具有两输入端与一输出端，该或门的第一输入端接收该第二反相器输出的反相的该时脉信号，该或门的第二输入端接收该数据信号，该或门对该数据信号与反相的该时脉信号进行一或运算后，由该或门的该输出端输出一第二信号；

一第二单一脉冲触发器，与该第一反相器电性连接，用以接收并设定该第二信号的脉冲宽度。

10、如权利要求9所述的信号编码器，其特征在于，该第一单一脉冲触发器与该第二单一脉冲触发器为一负缘触发单一脉冲触发器。