[发明专利]一种基于通信硬件平台减少传送时钟线路的方法及其系统

说明书

技术领域

本发明涉及计算机领域，具体涉及计算机通信硬件平台中时钟信号的传送和接收方法及其系统。

背景技术

通信硬件平台中的系统时钟信号一般有：8K帧信号、16.384M时钟信号；有时根据业务需要增加：PP2S同步信号、周期1.25ms时钟信号、19.44M时钟信号等。传统的系统时钟传送时钟的方法是采用独立的信号线来传送各路时钟信号，随着技术的进步，系统的集成度及可靠性要求越来越高，缺点也越来越明显：

(1)系统模块内部背板需要的连线多，在目前的通信硬件平台中，按标准规定的用于传送系统时钟信号的背板连线数量只有三组，而这种方式不能传送所有时钟信号，这样就会影响到系统的业务应用范围。

(2)系统模块间传送时钟信号时需要的时钟电缆的数量多。

(3)由于传送的时钟信号中，帧信号的频率较低，一般不宜采用交流耦合的方式来传送，往往采用直流耦合或直接连接。如果采用时钟电缆直接连接在模块间传送时钟信号，存在浪涌损害接口芯片的危险。

(4)传统的时钟传送方法由于每种时钟信号占用一条时钟通道，可扩展性较差，不好适应将来时钟信号种类的增加。

现有的系统中时钟的传送技术，适应了以前的数据速率较低、系统的集成度也不太高的情况。但现在及将来的系统，由于集成度的提高，分配给系统时钟信号的连线不会像以前那样充裕，而且根据需要还会增加更多时钟信号，所以对系统的可靠性的要求及适应性的要求也越来越高，从而看出，现有的系统需要一种新的方法来传送时钟信号，要求在有限的时钟线上传送多种系统需要的时钟信号，并满足系统的可靠性要求。

发明内容

本发明的目的在于提供了一种基于通信硬件平台减少传送时钟线路的方法及其系统，其根据现在通信硬件平台时钟信号的传送特点，结合目前现有电路技术的难度提出一种新的、合理可靠的系统时钟传送的方法及系统，满足系统可靠性及适应性的要求。

本发明采用以下技术方法实现。

本发明的方法按照以下步骤进行：

A、系统时钟发送端采用编码的方式将各类系统时钟信号调制成串行数据信号，并将该串行数据信号通过时钟总线送到各个接口单元板上的系统时钟接收端；

B、所述系统时钟接收端通过对所述串行数据信号进行解码，并还原各类系统时钟信号。

其中，所述编码方式采用4B/5B的编码方式。

其中，所述步骤B中，所述系统时钟接收端先恢复时钟总线上的一时钟信号，再利用该时钟信号读取该时钟总线上的所述串行数据信号。

其中，所述步骤A中，所述系统时钟发送端通过一时钟总线将所述串行数据信号发送到所述系统时钟接收端，并通过另一时钟总线将用于读取串行数据信号的时钟信号发送到所述系统时钟接收端。

其中，所述步骤B中，所述系统时钟接收端利用接收到的用于读取串行数据信号的所述时钟信号读取时钟总线上的所述串行数据信号。

采用上述方法的系统中，所述系统包括：用于产生各类系统时钟信号的系统时钟板和至少两个进行业务数据处理的接口单元板，系统时钟板与接口单元板之间通过时钟总线相连，所述系统时钟板的系统时钟发送端包括数据发送时钟；所述系统时钟板上的系统时钟发送端还包括：一各类时钟信号编码电路，用于将所述系统时钟板产生的各类系统时钟信号进行编码，获得编码信号；及一数据位移电路，用于根据所述数据发送时钟的节拍，将所述编码信号转换为串行数据输出到时钟总线上；

所述接口单元板上的系统时钟接收端包括：一数据接收电路，用于读取所述时钟总线上串行数据；一解码时钟恢复电路，用于将所述串行数据进行解码，并还原为各类系统时钟信号，以及时钟提供电路，用于为所述数据接收电路和解码时钟恢复电路提供工作时钟信号。

其中，所述系统采用一时钟总线传送含有各类系统时钟信号的串行数据，且，所述时钟提供电路为时钟恢复电路，用于恢复所述时钟总线上的一时钟信号作为所述工作时钟信号。

其中，所述系统采用两条时钟总线，其中，第一时钟总线，用于传输所述数据位移电路输出的串行数据；第二时钟总线，用于传输所述数据发送时钟。

其中，所述时钟提供电路为时钟接收电路，用于接收所述第二时钟总线上的时钟信号，并将该时钟信号作为所述数据接收电路和所述解码时钟恢复电路的工作时钟信号。

其中，所述各类时钟信号编码电路的编码方式采用4B/5B的编码方式。

与现有时钟传送方式相比，存在以下几个优点：