[发明专利]形成器件隔离区的方法

说明书

技术领域

本发明涉及一种形成器件隔离区的方法，特别涉及浅沟槽隔离半导体器件的制作方法。

背景技术

随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有局部氧化隔离(LOCOS)工艺或浅沟槽隔离(STI)工艺。LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。对于隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题，其中一个问题就是在氮化硅边缘生长的“鸟嘴”现象，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积，并在氧化过程中，对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。

浅沟槽隔离(STI)技术比局部氧化隔离(LOCOS)工艺拥有多项的制程及电性隔离优点，包括可减少占用硅晶圆表面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前0.18μm以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺来制作。

图1A至图1D为现有制造浅沟槽隔离的过程。半导体集成电路通常包含有源区和位于有源区之间的隔离区，器件通常是在有源区中形成。在衬底表面的某些有源区域用于数据的存储，这里称之为存储单元区；而某些有源区域用于周边控制电路，这里称之为周边电路区。通常在存储单元区和周边电路区的有源区之间都形成浅沟槽隔离结构以起到有源区之间的绝缘和隔离作用。如图1A所示，硅衬底100和110的表面区域分别对应周边电路区10和存储单元区11，通过热氧化法，在硅衬底100和110表面形成垫氧化硅层102；在氧化硅层102表面沉积氮化硅层103；然后，在氮化硅层103上形成图案化的光阻层104定义隔离区。如图1B所示，以光阻层104为掩膜，蚀刻氮化硅层103，垫氧化硅层102，硅衬底100、110；在周边电路区10的硅衬底100中形成浅沟槽108，在存储单元区11的硅衬底110中形成浅沟槽105，由于周边电路区10是有源器件非密集区，存储单元区11是有源器件密集区，因此，周边电路区10的浅沟槽108比存储单元区11的浅沟槽105宽。如图1C所示，用热氧化法在浅沟槽108、105的底部与侧壁形成衬氧化硅层107；通过用高密度等离子体化学汽相淀积法(HDP-CVD)在氮化硅层103上形成绝缘氧化层106，并将绝缘氧化层106填满浅沟槽108、105。如图1D所示，利用化学机械研磨(CMP)方法对绝缘氧化层106进行研磨，直至氮化硅层103表面露出，在浅沟槽108中的绝缘氧化层106出现凹陷111。如图1E所示，湿法蚀刻去除氮化硅层103和垫氧化硅层102，形成浅沟槽隔离结构109。

现有浅沟槽隔离的制作方法具体请参考申请号为200410057166的中国专利申请所公开的技术方案中所描述的。

图2是现有技术用光学显微镜在放大倍数为150倍时拍摄的周边电路区照片。如图2所示，用光学显微镜在放大倍数为150倍时，对用上述方法形成的周边电路区浅沟槽隔离结构进行观察，发现有凹陷及多晶硅残留现象。这是由于周边电路区是有源器件非密集区，因此在周边电路区用于隔离有源器件的浅沟槽宽度比较大，有些周边电路区的浅沟槽宽度达到20um以上，对浅沟槽内所填充的绝缘氧化层进行研磨后，绝缘氧化层会出现很严重的凹陷。例如，当对宽度为100um的浅沟槽内所填充的绝缘氧化层进行研磨后，绝缘氧化层会出现深度大于700埃的凹陷。

现有制作浅沟槽隔离结构的过程中，由于沉积完绝缘氧化层后，浅沟槽内的绝缘氧化层低于氮化硅层上的绝缘氧化层，对绝缘氧化层进行研磨至氮化硅层时，会对氮化硅层进行过研磨以确保氮化硅层上的绝缘氧化层被全部清除干净，在对氮化硅层进行过研磨时，也会对浅沟槽内的绝缘氧化层也进行研磨，由于研磨氮化硅层的速率小于研磨绝缘氧化层的速率，浅沟槽内的绝缘氧化层会出现凹陷现象。由于存储单元区是器件密集区，用于有源器件隔离的浅沟槽宽度一般都在1um以下，因此凹陷深度很小，对后续制程不会造成任何不良影响。但是周边电路区是有源器件非密集区，有些浅沟槽宽度大于20um，对这样宽度的浅沟槽内绝缘氧化层进行研磨后会出现严重的凹陷现象，导致漏电流，进而在后续制程中产生多晶硅的残留而造成有源器件间短路。

发明内容