[发明专利]用于改善半导体器件制造中的金属缺陷的方法

说明书

技术领域

本发明一般针对半导体器件的制造方法，特别是针对改善较厚的淀积的金属中的金属缺陷的方法。

背景技术

半导体器件的优化持续是半导体工业的重要目标。这些优化方案常包括将诸如感应器的大尺度部件加到上面制成晶体管的同一芯片上。一般地，与用于形成半导体器件中的诸如互连的其它部件的那些器件相比，这些大尺度器件需要淀积更厚的金属。例如，在形成感应器的过程中，金属厚度可达约1～3微米的厚度。

不幸的是，在这些厚金属层的淀积过程中会出现金属缺陷。由于必须实现的厚度，晶片暴露于等离子体下较长的时间周期，这导致较高和上升的晶片温度。当晶片最终在淀积过程结束时冷却下来时，厚金属常常收缩，并且产生的力将导致金属缺陷。这些金属缺陷是非常不希望有的，原因在于它们会影响成品率并导致可靠性问题。

为了解决这些问题，半导体工业已尝试通过将淀积过程分为两个或三个分开的步骤来调整在厚金属层的淀积过程中使用的热聚积。例如，进行金属淀积10分钟的周期，然后停止以允许衬底冷却下来。然后，再继续金属淀积10分钟，在该淀积周期结束时有冷却下来的周期。继续这样做，直到实现金属层的完整的厚度。尽管这些过程在一定程度上减少了缺陷的数量，但它们没有完全解决仍观察到金属缺陷的问题。

因此，需要提供可在避免与上述的常规过程相关的问题的同时淀积厚层的方法。

发明内容

为了解决上述缺点，本发明在一个实施例中提供半导体器件的制造方法。该方法包括设置半导体衬底和在半导体衬底上淀积金属层。金属层具有约1微米或更厚的总厚度。淀积该金属层的方法包括在半导体衬底上淀积具有与其相关的压缩或拉伸应力的金属层的第一部分。应力补偿层被淀积在第一部分之上，使得应力补偿层具有与与第一部分相关的压缩或拉伸应力相反的应力。金属层的第二部分然后被淀积在应力补偿层之上。在一个实施例中，该方法可被用于制造具有加入其中的感应器的集成电路(IC)。

以上概述了本发明的一个实施例，使得本领域技术人员可更好地理解以下的本发明的详细说明。以下将说明形成本发明的权利要求的主题的本发明的其它实施例和特征。本领域技术人员应理解，他们可很容易地使用公开的概念和特定的实施例作为设计或修改用于实施本发明的相同目的的其它结构的基础。本领域技术人员还应认识到，这些等同的结构不背离本发明的精神和范围。

附图说明

为了更完全地理解本发明，现在参照结合附图的以下说明，其中，

图1示出通过本发明的一个实施例提供的半导体器件；

图2A～2E示出制造通过本发明提供的半导体部件的一个实施例的各个步骤；

图3A～3E示出制造通过本发明提供的半导体部件的另一实施例的各个步骤；以及

图4示出通过本发明提供的集成电路的局部示图。

具体实施方式

首先参照图1，示出由本发明提供的半导体器件100的一般局部示图。在本实施例中，半导体器件100包含可以为常规的设计并由常规的工艺和材料制造的晶体管区域105。就这一点，晶体管区域包含常规的晶体管106、互连107和介电层108。还包含诸如感应器的半导体部件110。但本发明的应用不限于感应器，并且应注意，需要约1微米或更厚的厚金属淀积的任何半导体部件也在本发明的范围内。另外，半导体部件110可位于半导体器件100的任意层级。在示出的实施例中，半导体部件110位于最外层介电层108处或附近，并在器件内正好在最后互连层级之前。

在示出的实施例中，感应器部件110包含具有插入的应力补偿层120的分段金属层115，该应力补偿层120位于金属层115的分段部分115a之间。因此，通过在不同的阶段插入应力补偿层120或多个应力补偿层120，总应力在整个淀积过程中被补偿。在大多数实施例中，部分115a将具有相同的金属成分，该金属成分包含其合金。但是，在其它实施例中，部分115a可由不同的金属或合金构成，但不管该金属或合金的成分是什么，都优选与应力补偿层120的金属或合金成分不同。如在本实施例中看出的那样，金属层115包含具有第一、第二和第三部分115a，该应力补偿层120位于金属层115的第一和第二部分115a以及第二和第三部分115a之间。