[发明专利]动态随机存取存储器的存储单元及其制造方法

说明书

技术领域

本发明有关于一种存储器单元及其制造方法，且特别是有关于一种单晶体管动态随机存取存储单元及其制造方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)目前被广泛应用于个人电脑及各项周边电子产品或装置中，例如绘图卡、扫瞄器、印表机、传真机及图像压缩卡等。近年来，除了传统包括晶体管及电容的动态随机存取存储器(1T1C-DRAM)外，还发展出一种单晶体管动态随机存取存储器(1T-DRAM)，其利用浮置体(floating body)储存载流子(carrier)的方式来储存数据。通过简化存储器的结构，可以提高单位面积的储存密度，并且简化工艺。此外更由于单晶体管动态随机存取存储器采用非破坏性(nondestructive)的读取方式，可延长存储器的寿命，使得单晶体管动态随机存取存储器具有极大地发展潜力，成为目前存储器装置中重要的研究发展方向之一。

一般而言，单晶体管动态随机存取存储器利用于绝缘硅晶片(SOI wafer)上形成存储单元的方式，将浮置体隔离于源极区、漏极区、底氧化层(bottomoxide)及栅极氧化层(gate oxide)间的半导体层中，以达成储存载流子的效果。然而，随着存储器工艺的进步，存储器元件尺寸逐渐缩小，相对地使得单元中源极区及漏极区之间的沟道(channel)长度缩短。当沟道长度缩减至一定的程度之后，便会发生诸如临界电压(threshold voltage)下降、穿通效应(punch through effect)或者漏极引发势垒降低(Drain Induced BarrierLowering，DIBL)等短沟道效应(short channel effect)，使得存储器运作的稳定性受到严重的考验。另外，由于载流子会由半导体层和源极及漏极间的结(junction)泄漏至半导体层外，使得存储单元无法有效提升其载流子滞留时间(retention time)，无法进一步提升产品的品质。

发明内容

有鉴于此，本发明提供一种动态随机存取存储单元及其制造方法。其利用掺掺杂层、第一半导体层及第二半导体层的材料间的能级搭配，使载流子储存于接近底氧化层的第一半导体层中，因此载流子远离半导体层与漏极及源极间的结，避免了载流子泄漏的问题，其具有可增加存储单元的载流子滞留时间、缩减存储器体积、降低耗电量以及提高产品品质等优点。

根据本发明的一方面，提出一种动态随机存取存储器的存储单元，包括底氧化层、第一半导体层、第二半导体层、绝缘层、栅极以及掺杂层。底氧化层设置于基板上，第一半导体层设置于底氧化层上，并具有第一掺杂浓度。第二半导体层设置于第一半导体层上，并具有第二掺杂浓度。第一掺杂浓度高于第二掺杂浓度。绝缘层设置于底氧化层上，且至少位于第一半导体层的两侧。此外，绝缘层的高度大于第一半导体层的高度。栅极设置于第二半导体层上。掺杂层设置于对应栅极的两侧处，且掺杂层实质上接触于第二半导体层及绝缘层。

根据本发明的另一方面，提出一种动态随机存取存储器的存储单元的制造方法。首先，形成底氧化层于基板上。其次，形成第一半导体层于底氧化层上，并且形成第二半导体层于第一半导体层上。再来，形成电极堆叠结构于第二半导体层上。接着，图案化电极堆叠结构、第二半导体层及第一半导体层。然后，形成绝缘层于第一半导体层的两侧，并至少与第二半导体层两侧的一部分接触，绝缘层的高度大于第一半导体层的高度。再者，形成掺杂层于第二半导体层至少部分的两侧，其中掺杂层的顶面与第二半导体层的顶面位于同一水平面上。

根据本发明的再一方面，提出一种动态随机存取存储器的存储单元的制造方法。首先，形成底氧化层于基板上。再者，形成第一半导体层于底氧化层上，并且形成第二半导体层于第一半导体层上。接着，形成电极堆叠结构于第二半导体层上。而后，图案化电极堆叠结构、第二半导体层及第一半导体层。再来，形成绝缘层于第一半导体层及第二半导体层的两侧，绝缘层的高度大于第一半导体层的高度。然后，形成掺杂层于绝缘层上。

根据本发明的又一方面，提出一种动态随机存取存储器的存储单元的制造方法。首先，形成底氧化层于基板上。其次，形成第一半导体层于底氧化层上，并且形成第二半导体层于第一半导体层上。接着，形成电极堆叠结构于第二半导体层上。再来，对电极堆叠结构、第二半导体层及第一半导体层进行第一次图案化。而后，形成绝缘层于第一半导体层、第二半导体层及电极堆叠结构的两侧。再者，对电极堆叠结构进行第二次图案化。然后，形成掺杂层于第二半导体层，掺杂层位于图案化的电极堆叠结构的两侧与绝缘层之间。