[发明专利]浅沟隔离结构的制备方法

说明书

技术领域

本发明涉及一种浅沟隔离结构的制备方法，特别涉及一种没有氮化硅衬层且在沟道内壁的氧化硅层具有上薄下厚结构的浅沟隔离结构的制备方法。

背景技术

常规的半导体工艺为了避免电子元件相互干扰而产生短路现象一般采用局部硅氧化法(local oxidation of silicon；LOCOS)或浅沟隔离法(shallow trench isolation；STI)电气隔离芯片上的电子元件。由于局部硅氧化法形成的场氧化层占据芯片较大面积，且会伴随形成鸟嘴现象，因此目前先进半导体工艺多采用浅沟隔离法电气隔离电子元件。

图1到图4例示常规浅沟隔离结构10的制备方法。首先，在硅衬底12上形成遮罩15，其包含垫氧化层14和氮化硅层16，所述遮罩15具有开口18。之后，利用非等向性蚀刻工艺在所述开口18下方的硅衬底12中形成多个沟道20，再利用热氧化工艺在所述沟道20的底面和内壁处形成氧化硅层(wall oxide layer)24，其中所述沟道20环绕主动区域(activearea)22。

参考图3，形成覆盖所述氧化硅层24和所述氮化硅层16的氮化硅衬层(liner nitridelayer)26以及覆盖所述氮化硅衬层26的氧化硅衬层(liner oxide layer)28。所述氮化硅衬层26用于避免所述沟道20的内壁(即，所述半导体衬底12)在后续的热处理工艺中过度氧化。之后，形成填满所述沟道20的介电层30，再利用化学机械研磨工艺局部去除所述氮化硅层16上的氮化硅衬层26和氧化硅衬层28而完成所述浅沟隔离结构10，如图4所示。然而，上述工艺因使用易于形成可捕捉电子的缺陷的氮化硅衬层26，使得上述工艺无法应用于制备快闪存储器。

发明内容

本发明的主要目的是提供一种浅沟隔离结构的制备方法，其没有氮化硅衬层且在沟道内壁的氧化硅层具有上薄下厚结构，可应用于制备快闪存储器并可避免在所述浅沟隔离结构处形成空洞。

为了达成上述目的，本发明提出一种浅沟隔离结构的制备方法，其首先在半导体衬底中形成至少一沟道，再局部氮化所述沟道上部的内壁。之后，形成填满所述沟道并覆盖所述半导体衬底表面的旋涂介电层，再进行热氧化工艺以形成覆盖所述沟道内壁的氧化硅层，其中所述氧化硅层在所述沟道下部的厚度大于在所述沟道上部的厚度。

根据上述目的，本发明提出一种浅沟隔离结构的制备方法，其首先在半导体衬底中形成至少一沟道，再进行掺杂工艺以将含氮掺杂剂植入所述沟道内壁。之后，形成填满所述沟道的旋涂介电层，再进行热氧化工艺以形成覆盖所述沟道内壁的氧化硅层，其中所述氧化硅层在所述沟道下部的厚度大于在所述沟道上部的厚度。

与常规技术相比，本发明的浅沟隔离结构没有易于形成可捕捉电子的缺陷的氮化硅衬层，因而可应用于制备快闪存储器。此外，本发明的浅沟隔离结构在所述沟道内壁的氧化硅层具有上薄下厚结构，可避免在所述浅沟隔离结构处形成空洞。

附图说明

图1到图4例示常规浅沟隔离结构的制备方法；和

图5到图10例示本发明的浅沟隔离结构的制备方法。

具体实施方式

图5到图10例示本发明的浅沟隔离结构40的制备方法。首先，在半导体衬底(例如，硅衬底)42上形成遮罩45，其包含垫氧化层44和氮化硅层46，所述遮罩45具有多个开口48。之后，利用所述遮罩45为蚀刻遮罩进行非等向性蚀刻工艺以在所述开口48下方的半导体衬底42中形成多个沟道50，其中所述沟道50环绕主动区域52，如图6所示。

参考图7，进行热氧化工艺以在所述沟道50的内壁处形成氧化硅衬层54。之后，进行掺杂工艺以将含氮掺杂剂54植入所述沟道50的内壁以局部氮化所述沟道50上部的内壁，使得所述含氮掺杂剂54在所述沟道50上部的浓度高于在所述沟道50下部的浓度，如图8所示。所述掺杂工艺可以是倾斜式掺杂工艺或等离子浸置(plasma immersion)掺杂工艺，而所述含氮掺杂剂可选自氮离子、氮气离子、氧化亚氮离子和氧化氮离子组成的群组。