[发明专利]半导体元件的制造方法

说明书

技术领域

本发明有关于一种半导体元件的制造方法，且特别是有关于一种存储器元件的制造方法。

背景技术

金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor FieldEffect Transistors，以下简称MOSFET)是在集成电路技术中相当重要的一种基本电子元件，其由三种基本的材料，即金属导体层、氧化物层与半导体层等组成位于半导体基底上的栅极晶体管。此外，还包括了两个位于栅极晶体管两旁，且电性与半导体基底相反的掺杂区，称为源极与漏极。目前制作栅极晶体管时，金属导电层多由掺杂的多晶硅(Polysilicon)与金属共同组成，此结构又称为多晶硅化金属(Polycide)。氧化物层多由热氧化法所形成的氧化硅作为栅极氧化层。此外，在栅极的侧壁多以氮化硅作为间隔物(spacer)。

虽然上述传统的MOSFET长久以来已被广泛使用，然而，随着半导体技术对积集度要求的提高，传统的金属氧化半导体场效应晶体管(MOSFET)尺寸及其沟道长度(channel length)亦相对地缩减。当MOSFET元件的沟道长度缩减至低于100nm，其运作时便容易因源极/漏极与其间的沟道相互作用，进而影响了栅极对其沟道的开启/关闭状态的控制能力，而进一步引起短沟道效应(short channel effects，以下可简称SCE)。为了使MOSFET可配合尺寸缩小化的发展与提高集成度的需求，实有必要针对MOSFET于元件缩小化过程中，对于其栅极沟道开启/关闭状态的控制能力谋求改善之道。因此，现已发展出非平面栅极结构的晶体管，例如阶梯栅极(step gate)晶体管、凹口沟道阵列晶体管(Recess channel array transistor，RCAT)或球形凹口沟道阵列晶体管(Sphere shaped recess channel array transistor，SSRCAT)。

图1A和图1B揭示一习知技术针对阶梯栅极晶体管进行离子注入工艺，调整沟道起始电压的工艺。首先，请参照图1A，提供一基底102，并对基底102进行一沟道注入103，形成一沟道掺杂区104。接着，请参照图1B，于基底102表面形成阶梯结构，于基底102上形成一栅极介电层106和一栅电极108，并注入基底102形成源极区120和漏极区122。然而，如图1B所示，沟道注入的掺杂物无法均匀分布于沟道区，亦即，沟道注入所形成的沟道掺杂区104对整个沟道来说，均匀度非常差。

此外，凹口沟道阵列晶体管或球形凹口沟道阵列晶体管的沟道注入工艺在基底中形成一沟槽后，进行一离子注入工艺，于沟槽中形成沟道掺杂区。同样的，此种采用离子注入工艺进行沟道掺杂的技术，沟道注入的掺杂物亦无法均匀分布于凹口沟道阵列晶体管的沟道区，存在有均匀度不佳的问题。

发明内容

根据上述问题，本发明的目的为提供一种非平面栅极晶体管的制造方法，可使掺杂物均匀地分布于非平面晶体管的沟道，而有良好的均匀度。

本发明提供一种半导体元件的制造方法，包括以下步骤。首先，提供包括一沟槽的基底。接着，以一非等向性方法，掺杂至少一杂质于基底中邻近沟槽侧壁的区域。形成一栅极介电层于沟槽中的侧壁上。后续，形成一栅电极于沟槽中，且突出基底表面。

本发明提供一种半导体元件的制造方法。首先，提供包括一沟槽的基底，形成一掺杂层于沟槽的侧壁上，接着，形成一至少覆盖掺杂层的阻障层，进行一加热工艺，使掺杂层中的杂质扩散入基底中邻近沟槽侧壁的区域。后续，形成一栅极介电层于沟槽的侧壁上，形成一栅电极于沟槽中，且突出基底表面。

本发明提供一种半导体元件的制造方法。首先，提供一基底，包括一沟槽和沟槽外基底上的一掩模层，将基底置于一反应室中，通入一掺杂气体，并加热使掺杂气体中的杂质扩散入基底中邻近沟槽侧壁的区域。后续，形成一栅极介电层于沟槽中的侧壁上，形成一栅电极于沟槽中，且突出基底表面。

附图说明

图1A和图1B揭示一习知技术针对阶梯栅极晶体管进行离子注入工艺调整沟道起始电压的工艺；

图2A～2I揭示本发明一实施例非平面栅极晶体管的制造方法；

图3A～3F揭示本发明另一实施例非平面栅极晶体管的制造方法；

图4A～4D揭示本发明又另一实施例非平面栅极晶体管的制造方法。

主要元件符号说明

102～基底；           104～沟道掺杂区；

103～沟道注入；       106～栅极介电层；