[发明专利]线性可程序开关电容增益放大器

权利要求书

1.一种线性可程序开关电容增益放大器，其特征在于，包括：

一第一取样电容阵列，该第一取样电容阵列一端通过一第一开关连接一正电压输入端，该第一取样电容阵列包括：

一第一取样电容；及

多个第二取样电容开关组，所述第二取样电容开关组彼此并联，且分别具有一第二取样电容及一开关，其中该第二取样电容与该开关串联；

其中该第一取样电容与所述第二取样电容开关组并联；

一第一保持电容阵列，该第一保持电容阵列的一端连接于该第一取样电容阵列连接该正电压入端的另一端，以及通过一第二开关连接一偏压电压，该第一保持电容阵列的另一端通过一第三开关连接于一正电压输出端，以及通过一第四开关连接该偏压电压，该第一保持电容阵列包括：

多个第一保持电容开关组，所述第一保持电容开关组彼此并联，且分别具有一第一保持电容及一开关，其中该第一保持电容与该开关串联；

一运算放大器，该运算放大器的正输入端连接该第一取样电容阵列及该第一保持电容阵列间，以及通过该第二开关连接该偏压电压，该运算放大器的负输入端通过一第五开关连接该偏压电压，该运算放大器的负电压输出端通过该第三开关连接到该第一保持电容阵列与该第四开关间，该运算放大器的正电压输出端通过一第六开关连接该运算放大器的负电压输出端；

一第二取样电容阵列，该第二取样电容阵列一端通过一第七开关连接一负电压输入端，以及通过一第八开关连接至该第一开关与该第一取样电容阵列间，该第二取样电容阵列的另一端连接至该第五开关与该运算放大器负电压输入端间，该第二取样电容阵列包括：

一第三取样电容；及

多个第四取样电容开关组，所述第四取样电容开关组彼此并联，且分别具有一第四取样电容及一开关，其中该第四取样电容与该开关串联；

其中该第三取样电容与所述第四取样电容开关组并联；

一第二保持电容阵列，该第二保持电容阵列的一端连接于该第二取样电容阵列连接该负电压入端的另一端，以及连接至该第五开关与该运算放大器负电压输入端间，该第二保持电容阵列的另一端通过一第九开关连接于该负电压输出端，以及通过一第十开关连接该偏压电压，该第二保持电容阵列包括：

多个第二保持电容开关组，所述第二保持电容开关组彼此并联，且分别具有一第二保持电容及一开关，其中该第二保持电容与该开关串联其中，该第一开关、该第四开关、该第六开关、该第七开关及该第十开关由一第一时钟信号控制，该第二开关及该第五开关由一第二时钟信号控制，该第三开关、第八开关及该第九开关由一第三时钟信号控制。

2.如权利要求1所述的线性可程序开关电容增益放大器，其特征在于，该线性可程序开关电容增益放大器的增益曲线分为2^m段，其中m表示最大有效位的位数；并且该线性可程序开关电容增益放大器的二位PGA码的总位数为最大有效位的位数加上最小有效位的位数。

3.如权利要求2所述的线性可程序开关电容增益放大器，其特征在于，所述第二取样电容开关组中的所述第二取样电容间的关系，及所述第四取样电容开关组中的所述第四取样电容间的关系为：

C_n-1＝2×C_n-2＝4×C_n-3＝…＝2^n-1×C₀

其中，C_n-1、C_n-2、C_n-3…C₀为所述第二取样电容或所述第四取样电容，n表示最小有效位的位数。

4.如权利要求2所述的线性可程序开关电容增益放大器，其特征在于，该第一取样电容与所述第一保持电容的关系，及该第三取样电容与所述第二保持电容的关系为：

其中Cs为该第一取样电容或该第三取样电容，C_Hx为所述第一保持电容或所述第二保持电容，x为0～2^m-1，m表示最大有效位的位数，max_dB_gain表示最大增益。