[发明专利]可擦洗可编程只读存储器之分页烧录装置及其控制方法

说明书

技术领域

本发明涉及一种可擦洗可编程只读存储器(erasable programmableread-only memory，EPROM)之分页烧录装置(page write mechanism)，尤指一种具复数个写入电路(write circuits)以及一读出电路(read circuit)的可擦洗可编程只读存储器之分页烧录装置，用于将一输入资料平行写入该可擦洗可编程只读存储器与自该可擦洗可编程只读存储器读出一输出资料。

背景技术

可擦洗可编程只读存储器是一种非挥发性记忆体，在电源消失后储存的资料(data)依然存在，且可藉由照射紫外光的方式，来清除记忆体内部资料，再使用烧录器重新写入资料，达到重复抹写的目的。传统可擦洗可编程只读存储器写入时，都是以资料格式一次一个位组(byte)/8位(bit)或是一个字节(word)/16位写入，然而每一次的写入动作，需耗时几十微秒(μs)以上，当该可擦洗可编程只读存储器地址增大时，将耗费非常可观的烧录时间。

如图1所示为一传统的资料输入宽度与资料输出宽度为一比一(1∶1)的可擦洗可编程只读存储器之烧录架构的结构图，其包含：一单元阵列(cellarray)10、一传统烧录装置11，该烧录装置11包括：一输入/输出缓冲器111，该缓冲器111包括：一写入电路(write circuit)1111，用于写入一输入资料，及一读出电路(read circuit，其为一感测放大器sense amplifier)1112，用于读出一输出资料，以及一解码装置112，该解码装置112包括：一行解码器(rowdecoder)1121，用于一输入/输出资料之一地址(address)资料的一字节线(wordline)方向之解码与一列解码器(column decoder)1122，用于该输入/输出资料之该地址资料的一位线(bit line)方向之解码。

请参看图2，为一传统的资料输入宽度与资料输出宽度为一比一(1∶1)的可擦洗可编程只读存储器之读出/写入架构的结构图。该具传统烧录架构11之可擦洗可编程只读存储器1，包含如前所述之该单元阵列10与该传统烧录装置11。其中该烧录装置11包括：该输入/输出缓冲器111，包括：该写入电路1111，与该读出电路1112，以及该解码装置112，包括：该行解码器1121与该列解码器1122。在图2中，其采用一4M位(256Kx16位)的可擦洗可编程只读存储器1为例。该可擦洗可编程只读存储器1的输入之地址线为A0～A17，解码范围为(0h～3FFFFh)，每笔资料宽度是16位。至于解码部分，行解码器1121使用一第一组地址线(A4～A6&A10～A17等地址线)接收一第一组地址资料，以进行该字节线方向之解码，列解码器1122使用一第二组地址线(A0～A3&A7～A9等地址线)接收一第二组地址资料，以进行该位线方向之解码。每笔之输出/读出资料宽度与输入/写入资料宽度均为16位，故烧录整个可擦洗可编程只读存储器的时间为256K个写入周期(writecycle)。

发明内容

本发明所要解决的技术问题是提供一种可擦洗可编程只读存储器之分页烧录装置及其控制方法，可改善传统可擦洗可编程只读存储器烧录时，逐笔写入耗时之缺点，该分页烧录装置藉由一次平行送入多笔资料同时烧录，而可大幅缩短烧录时间，加速生产时程，如应用在测试中，则可降低测试成本。

为了解决上述问题，本发明提供了一种可擦洗可编程只读存储器之分页烧录装置，其特征在于，包含

一输入/输出缓冲器，耦合于所述可擦洗可编程只读存储器，包括：

复数个写入电路，用于将一输入资料平行写入所述可擦洗可编程只读存储器；

一读出电路用于从所述可擦洗可编程只读存储器读出一输出资料；以及

一行解码器，耦合于一第一组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第一组地址资料，进行一第一解码；

一列解码装置，包括：

一第一列解码器，耦合于一第二组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第二组地址资料，与进行一第二解码；以及

一第二列解码器，耦合于所述可擦洗可编程只读存储器，用于接收所述输入资料之一第三组地址资料，与进行一第三解码，其中所述第一解码、所述第二解码与所述第三解码是用于使所述读出电路读出所述输出资料时，而该第一解码与该第三解码是用于使该等复数个写入电路平行写入该输入资料时，且该第一解码是为一字节线方向之解码、该第二解码是为一位线方向之第一解码与该第三解码是为一位线方向之第二解码。