[发明专利]制造通孔和电子器件的方法

说明书

技术领域

本发明的公开宽泛地涉及信息处理系统的领域，更具体而言涉及场微电子封装技术。

背景技术

微电子芯片封装使用倒装技术将芯片安装到芯片载体基板上从而提供芯片的高密度互连或空间转换以便能够将IC(集成电路)安装到印刷电路板上。芯片封装的系统性能和成本需求驱使着设计者使用低成本有机芯片载体代替更昂贵的陶瓷或玻璃材料。然而，有机芯片载体与硅集成电路芯片之间的热膨胀系数(CTE)失配是一个挑战。在工作期间由环境温度漂移和引起芯片封装结构中温度变化的由芯片产生的热所引起的热膨胀系数失配造成了组件之间的机械应力。

使用有机芯片载体的解决方案包括在芯片和第一级封装之间的环氧树脂底部填充以减少在可控塌陷芯片连接(C4)互连上的表面应变。此外，早先已经提出了解决方案以构建柔性(compliant)互连。因此，需要制造低成本柔性互连。

此外，已经提出发展极高密度硅芯片载体作为IC和下级封装之间的中间插入物以提供极高互连密度和对于硅芯片的CTE匹配。这将减少在硅芯片与CTE匹配的硅芯片载体之间的C4焊料互连上的热引起的应力，并能减小C4的尺寸和增加的I/O密度。然而，在下级封装是有机基板的情况下，硅芯片载体的CTE将不会匹配到有机基板，这将导致在载体与下层封装之间的C4焊料互连上的应力。因此，存在提供在硅芯片载体与下层封装之间的柔性的需要。

发明内容

根据本发明的实施例，通过提供柔性的通孔结构实现一种用于向由硅或另一CTE匹配的材料制造的芯片载体并入柔性的方法和系统。

在本发明的另一实施例中，通过将柔性结构并入到芯片基板自身中实现在所述芯片与所述下级封装之间的柔性。

附图说明

图1是根据本发明的实施例的硅插入物的图；

图2示出了根据本发明的实施例的柔性互连；

图3A-L示出了用柔性材料制造通孔的方法；

图4A-O示出了用空隙制造通孔以形成柔性的方法；

图5A-C示出了在硅芯片中制造的集成柔性；

图6示出了安装在有机基板上的芯片；

图7示出了沿纵和垂直方向都提供柔性的柔性互连；以及

图8示出了其它更复杂的几何形状例如S形柱和L形柱。

具体实施方式

高密度芯片载体的发展包括与芯片CTE匹配的材料例如硅或陶瓷以提供较高互连密度和带宽。如图1所示，硅芯片载体104提供与硅芯片102CTE匹配的基板。这将减少在硅芯片与CTE匹配的硅芯片载体之间的C4微连接焊料互连上的热引起的应力，并能减小C4的尺寸和增加的I/O密度。硅芯片载体使用通孔和C4焊料互连为功率、地和信号提供到达下级封装的通路。在下级封装是有机基板的情况下，硅芯片载体的CTE将不会匹配到有机基板，这将导致C4焊料互连上的应力。因此，存在提供在硅芯片载体与下层封装之间的柔性的需要。

参考图1，示出了根据本发明的实施例的芯片封装100的图。芯片封装包括两个电子芯片102，其顶侧通过焊料凸起连接到芯片的底侧的硅载体104。载体104还包括与芯片102的CTE近似匹配的CTE。根据本发明的实施例，载体104包括从载体的底侧到载体的顶侧的多个柔性通孔107。

参考图2，示出了通孔107的结构。每个通孔结构107包括在载体204的顶表面处暴露的导电(优选铜)通孔环垫(collar)202。在载体204的底表面暴露优选铜衬垫212，和在环垫202与衬垫212之间设置优选铜通孔柱206。

CTE匹配的芯片载体204由其中通孔提供柔性和通路以同时增加I/O密度和对有机基板216的互连柔性的材料例如硅制造。例如，硅的CTE约3ppm(百万分之)和有机基板处于13-15ppm之间。对于50℃的温度变化40mm平方的载体产生的CTE失配将导致载体与有机基板之间的约10微米的横向位移。

导电铜结构延伸通过硅载体基板204中的孔208。用低模量材料填充孔。将铜环垫202接合到硅芯片载体204的顶表面并将其附装到铜柱206，又将所述铜柱206附装到支撑铜衬垫/BLM(球限冶金)212的铜微衬垫。例如，这样产生C4焊料微连接210：在铜衬垫/BLM(球限冶金)212上镀敷铅锡焊料球，然后熔化铅锡焊料球以将212连接到在下级封装结构上的匹配焊料接合衬垫/TSM(顶表面冶金)214，其中所述下级封装结构在该情况下是有机基板216。