[发明专利]双端口随机存储器同步通信的方法及装置有效

专利信息
申请号: 200710140490.5 申请日: 2007-08-24
公开(公告)号: CN101110065A 公开(公告)日: 2008-01-23
发明(设计)人: 冷再鲜;刘志强;刘一峰 申请(专利权)人: 中兴通讯股份有限公司
主分类号: G06F15/167 分类号: G06F15/167
代理公司: 北京汇泽知识产权代理有限公司 代理人: 张颖玲
地址: 518057广东省深圳市南山*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 端口 随机 存储器 同步 通信 方法 装置
【权利要求书】:

1.一种双端口随机存储器同步通信的方法,其特征在于,设置CPU通信的中断标识和链路标识符,该方法包括:

A、异步启动两个CPU,两个CPU分别向对方发送中断;

B、收到中断的CPU响应对方CPU,并建立同步通信通道。

2.根据权利要求1所述的双端口随机存储器同步通信的方法,其特征在于,步骤A中启动每个CPU的过程进一步包括:

A1、关闭CPU自身的双端口随机存储器中断,将链路标识符置0;

A2、初始化CPU自身的双端口随机存储器驱动,并向双端口随机存储器另一端的CPU发送REQ中断请求;

A3、CPU开启自身的双端口随机存储器中断。

3.根据权利要求1所述的双端口随机存储器同步通信的方法,其特征在于,所述步骤B进一步包括:

B1、收到中断的CPU读取双端口状态寄存器中的值,并将相应的双端口状态寄存器清零;

B2、判断所述双端口状态寄存器值的bit0位是否为1,如果是,则为REQ中断,响应REQ请求,否则,进入步骤B3;

B3、判断所述双端口状态寄存器值的bit1位是否为1,如果是,则为ACK中断,CPU将自身的链路标识符置1,结束流程;否则,进入步骤B4;

B4、判断所述双端口状态寄存器值的bit2位是否为1,如果是,则为读中断,CPU唤醒自身的写任务;否则,进入步骤B5;

B5、判断所述双端口状态寄存器值的bit3位是否为1,如果是,则为写中断,CPU唤醒自身的读任务,否则,不做处理。

4.根据权利要求1所述的双端口随机存储器同步通信的方法,其特征在于,步骤B2中所述响应REQ中断进一步包括:

B21、CPU关闭自身双端口随机存储器中断,并将链路标识符置0;

B22、CPU初始化自身双端口随机存储器的驱动,并向另一CPU发送ACK中断;

B23、CPU将链路标识符置1,并开启双端口随机存储器中断。

5.一种双端口随机存储器同步通信的装置,其特征在于,该装置包括:

第一CPU、第二CPU、第一双端口状态寄存器、第二双端口状态寄存器、双端口随机存储器;

其中,第一双端口状态寄存器与第一CPU对应,第二双端口状态寄存器与第二CPU对应;双端口随机存储器一端连接第一CPU,另一端连接第二CPU;所述两个双端口状态寄存器的bit0到bit30位为表明双端口随机存储器中断类型的状态位,以及bit31位为中断触发位。

6.根据权利要求5所述的双端口随机存储器同步通信的装置,其特征在于,第一CPU对第一双端口状态寄存器只写,对第二双端口状态寄存器只读;第二CPU对第一双端口状态寄存器只读,对第二双端口状态寄存器只写;第一双端口状态寄存器的bit31位引出,连接到第二CPU的中断控制器,作为第二CPU的一个中断输入信号;第二双端口状态寄存器的bit31位引出,连接到第一CPU的中断控制器,作为第一CPU的一个中断输入信号。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司,未经中兴通讯股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200710140490.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top