[发明专利]一种可实现芯片内多核间通信的芯片及通信方法

权利要求书

1.一种可实现ARM核和DSP核通信的芯片，其中设置有ARM核和DSP核，其特征在于，该芯片内还设置有共享存储器，其中，

共享存储器，分别与ARM核和DSP核连接，用于接受来自ARM核和DSP核的数据读写指令，提供数据共享；

ARM核，向共享存储器中的由ARM核预设的地址单元写入数据，完成后通知DSP核从该预设的地址单元读取数据；或获取来自DSP核的通知，并根据该通知，从共享存储器中由DSP核预设的地址单元读出数据；

DSP核，向共享存储器中由DSP核预设的地址单元写入数据，完成后通知ARM核从该预设的地址单元读取数据；或获取来自ARM核的通知，并根据该通知，从共享存储器中由ARM核预设的地址单元读出数据。

2.如权利要求1所述的芯片，其特征在于：所述共享存储器内设置有中断寄存器，所述芯片内还设置有中断控制单元ICU和中断控制器ICTL，其中，

所述共享存储器的中断寄存器用于接收来自ARM核/DSP核向DSP核/ARM核发出的第二中断请求信号，并产生相应的中断信号输出；

ICU，与所述DSP核及中断寄存器连接，用于接收所述中断寄存器根据来自ARM核的第二中断请求信号输出的中断信号sharm_dsp_intr，调用相应的服务例程序，向DSP核输出，所述DSP核执行接收到的服务例程序，从共享存储器中由ARM核预设的地址单元读出数据；

ICTL，与所述ARM核及中断寄存器连接，用于接收所述中断寄存器根据来自DSP核的第二中断请求输出的中断信号sharm_arm_intr，调用相应的服务例程序，向ARM核输出，所述ARM核执行接收到的服务例程序，从共享存储器中由DSP核预设的地址单元读出数据。

3.如权利要求2所述的芯片，其特征在于：所述中断寄存器进一步用于接收ARM核输出的第一中断请求信号，并作为ARM核中断控制信号转发至DSP核，所述DSP核接收ARM核中断控制信号后，将不对所述共享存储器中当前被ARM核进行写操作的由ARM核预设的地址单元执行任何操作；

所述中断寄存器还用于接收DSP核输出的第一中断请求信号，并作为DSP核中断控制信号转发至ARM核，所述ARM核接收DSP核中断控制信号后，将不对所述共享存储器中当前被DSP核进行写操作的由DSP核预设的地址单元执行任何操作。

4.如权利要求1、2或3所述的芯片，其特征在于，所述DSP核/ARM核进一步用于当读取完共享存储器中所述由ARM核/DSP核预设的地址单元的数据后，向ICU/ICTL及共享存储器的中断寄存器输出清除中断请求信号；

所述共享存储器的中断寄存器接收清除中断请求信号，清除中断信号sharm_arm_intr和中断信号sharm_dsp_intr；

所述ICU/ICTL根据接收到的清除中断请求信号，将其向DSP核/ARM核输出的信号清除。

5.如权利要求1所述的芯片，其特征在于，所述共享存储器包括：ARM共享区、DSP共享区及共享RAM区，其中，

ARM共享区，接收ARM核输出的数据并存储，将数据输出到DSP核；

DSP共享区，接收DSP核输出的数据并存储，将数据输出到ARM核；

共享RAM区，设置有DSP中断寄存器和ARM中断寄存器，其中，DSP中断寄存器用于接收ARM核输出的ARM核第一中断请求信号及ARM核第二中断请求信号，相应产生ARM核中断控制信号和中断信号sharm_dsp_intr，输出至ICU；ARM中断寄存器用于接收DSP核输出的DSP核第一中断请求信号及DSP核第二中断请求信号，相应产生DSP核中断控制信号和中断信号sharm_arm_intr，输出至ICTL。

6.如权利要求1或2所述的芯片，其特征在于，

所述共享存储器进一步包括Bridge模块，所述共享存储器中进一步存储有ARM核的外设和DSP核的外设的地址映射表，所述Bridge模块，接收来自ARM核/DSP核对DSP核/ARM核的外设的操作请求信息，根据该操作请求信息，从共享存储器中地址映射表查找出被操作外设的物理地址，并向该物理地址输出操作请求以实现对外设的交叉访问，同时向DSP核/ARM核发出操作禁令，所述DSP核/ARM核接收到操作禁令后将不再操作该外设。