[发明专利]薄膜晶体管基板及制造方法

说明书

本申请是申请日为2004年3月3日，申请号为200410028643.3的分案申请。

技术领域

本发明是有关于一种薄膜晶体管基板及制造方法，且特别是有关于一种具有导电凸块的薄膜晶体管基板及制造方法。

背景技术

一些现有的电子装置中，组件及主体电路间的连接是透过异方性导电膜(anisotropic conductive film，ACF)来进行，例如驱动芯片就是利用异方性导电膜与显示面板电性连接。其中，异方性导电膜是以非导电性的合成树脂及导电颗粒(particle)混合而成，而导电颗粒的中央部分为聚合物，且聚合物的外表包覆一层金属导体，如金、镍、锡等。异方性导电膜常被用于平面显示器的制程中，而驱动芯片与液晶显示面板的接合技术至少包括玻璃黏晶技术(chip on glass，COG)及薄膜黏晶技术(chip on film)。玻璃黏晶技术是将驱动芯片直接与显示面板的玻璃基板接合，且薄膜黏晶技术是先将驱动芯片接合至一载具上，再以此具有驱动芯片的载具与玻璃基板接合。

请参照图1A，其绘示的是传统上以玻璃黏晶技术所完成的半导体结构的剖面图。在图1A中，半导体结构10包括一玻璃基板11、一芯片12及一异方性导电膜16，玻璃基板11具有一基板表面11a，基板表面11a具有数个金属电极垫(electrode pad)13。芯片12具有一芯片表面12a，芯片表面12a上具有数个铝焊垫14，各铝焊垫14上具有一金凸块(gold bump)15。异方性导电膜16是黏接部分的基板表面11a及部分的芯片表面12a，异方性导电膜16具有数个导电颗粒17，部分的导电颗粒17用以电性连接金属电极垫13及金凸块15。

在铝焊垫14之间的间距(pitch)日趋缩小的时势潮流下，金凸块15之间的间距也跟着缩小。当导电颗粒17聚集于金凸块15之间时，容易致使相邻的二金凸块15产生电性连接的效果，造成所谓的电性短路现象，又如图1A所示。如此一来，影响半导体结构10的电性品质甚巨。

请参照图1B，其绘示了美国专利第5,393,697号所揭示的位于基板或芯片上的复合凸块的剖面图。在图1B中，在此以复合凸块31形成于芯片30上为例。芯片30具有一芯片表面30a，芯片表面30a上具有一铝焊垫26。护层(passivationlayer)28是覆盖部分的芯片表面30a及铝焊垫26的周围部分，并暴露铝焊垫26的中央部分。复合凸块31包括聚合物凸块32及金属导电层36，聚合物凸块32系形成于铝焊垫26的中央部分上。聚合物凸块32及护层28之间具有一空隙，用以暴露铝焊垫26的部分区域。金属导电层36是覆盖聚合物凸块32、铝焊垫26的部分区域及部分的护层28，用以与铝焊垫26电性连接。

当具有数个复合凸块31的芯片30藉由异方性导电膜与一玻璃基板的数个电极垫电性连接时，异方性导电膜的导电颗粒电性容易聚集于相邻的二复合凸块31之间，导致相邻的二复合凸块31产生电性连接的现象，仍然无法解决电性短路的问题。此外，经由传统的凸块制程所形成于芯片30上的复合凸块31的高度无法被控制得很好，容易产生复合凸块31不等高的现象，使得芯片30与基板组合时产生电性接触非共平面的缺陷。

发明内容

有鉴于此，本发明的目的就是在提供一种薄膜晶体管(thin film transistor，TFT)基板及制造方法。其以导电层覆盖数个绝缘凸块的顶面及内侧表面并与电极垫电性连接的设计，可以在玻璃基板藉由异方性导电膜与芯片电性连接时降低电性短路的机会。此外，在光间隔物制程中同步形成此些绝缘凸块的设计，可以得到较佳的凸块平整度，避免产生凸块不等高的问题。另外，导电凸块是在TFT制程中被完成的设计，无需在芯片上进行凸块制程，减少芯片上形成凸块时所需的材料费用。

根据本发明的目的，提出一种薄膜晶体管基板，包括一玻璃基板、一薄膜晶体管、一电极垫及一导电凸块。薄膜晶体管及电极垫皆形成于玻璃基板上，电极垫用以与薄膜晶体管电性连接。导电凸块包括数个绝缘凸块及一导电层，此些绝缘凸块是相互隔开地形成于电极垫上。导电层覆盖此些绝缘凸块的顶面、此些绝缘凸块的内侧表面和此些绝缘凸块之间的部分的电极垫，用以与电极垫电性连接，此些绝缘凸块的外围侧面暴露于导电层之外。