[发明专利]半导体装置

说明书

本申请是申请号为“03138274.6”，申请日为2003年5月30日，发明名称为“半导体装置及其制造方法”之申请的分案申请。

技术领域

本发明涉及半导体装置及其制造方法，尤其涉及使用SiP技术的系统LSI那样的多功能半导体装置及其制造方法。

背景技术

近几年来，由于半导体技术的发展，在一个半导体芯片上实现在插件板上实现的系统的系统LSI将成为主流。

在系统LSI中，在芯片上往往混装DRAM和快速存储器等。但是这种被混装的存储器与逻辑部分比较将产生微细化的速度慢的问题和混装工艺开发的时间长而且非常困难的问题。

在这样的状况下，通过将多个半导体芯片密封在一个组件中实现系统LSI的SiP(System in Pacage)技术正在引人注目。SiP技术根据它的形态大致可以分为2种。第1种是在作为基底的半导体芯片(以下，表示为母芯片)上使被粘贴的芯片(以下，表示为子芯片)的表面面对面，并使用凸起(bump)进行安装的方法。由于子芯片向下，因此该方法叫做倒装法。第2种是将子芯片的背面粘结在母芯片的上面的方法。在该方法中，各自芯片的连接是直接或经由引线利用连接线进行。由于子芯片向上，因此该方法叫做正装法。

图12(a)，(b)是表示现有的半导体装置的构造的断面图。图12(a)所示的半导体装置采取现有的倒装方式，并由管芯垫片201、在管芯垫片201上所形成的母芯片202、在母芯片的上面向下安装的子芯片203、连接母芯片202和子芯片203的凸起204、用于将母芯片202与外部连接的引线205、以及在电路上连接引线205和母芯片202的连接线206构成。另一方面，图12(b)所示的半导体装装置由管芯垫片211、在管芯垫片211上形成的母芯片212、在母芯片212上向上安装的子芯片213、用于将半导体芯片与外部连接的引线215、以及在电路上连接引线215和母芯片212的连接线216构成。

但是，在现有的半导体装置中产生以下不合适的情况。

首先，在SiP技术中，由于技术进步引起的工艺规则的微细化，将使对噪声和热的耐受性降低。另一方面，由于电源电压的低电压化和工作频率的高速化加速发展，因此产生辐射噪声的增大、芯片发热量的增加和散热效率的下降等不合适情况。这些不合适情况成为误动作的原因。

而且，在采取倒装方式的场合，由于在安装后在子芯片的表面所形成的连接垫片被隐藏，因此不能经由连接垫片进行子芯片单体的检查。另外，也有在晶片状态的芯片形成区域的面积效率降低的不合适情况。

另外，在采取正装方式的场合，用于电气连接的连接线将变长，与邻接的端子的串音的噪声影响变大。另外，容易产生在芯片粘结中使用的胶合剂引起的装置内的污染。而且，还有伴随安装工序的自动化等，在芯片彼此连接时产生认错芯片方向等危险。

本发明的目的在于通过谋求解决上述那样不合适情况的办法，提供可靠性高、能更小型化的半导体装置及其制造方法。

发明内容

本发明的第1半导体装置具备第1半导体芯片，安装在上述第1半导体芯片上的至少1个第2半导体芯片，以及在上述第2半导体芯片的背面上被形成，与被电位稳定用的连接构件所连接的连接构件在电路上被连接的导体膜。

据此，具有高的导热率和低电阻的导体膜连接在第2半导体芯片的背面上，因此，将提高散热性能，并使第2半导体芯片的电位的稳定化成为可能，而且，能够防止噪声从第1半导体芯片和第2半导体芯片传导到周围。

上述第2半导体芯片可以使主面向下装载在上述第1半导体芯片上。

上述导体膜可以从上述第2半导体芯片的上述背面上延伸到上述第1半导体芯片上的一部分中并形成。

上述第2半导体芯片使主面向上装载在上述第1半导体芯片上，上述导体膜中的一部分被夹在上述第1半导体芯片和第2半导体芯片之间被形成，上述导体膜中的其它部分暴露在上述第1半导体芯片的上面，通过上述连接构件与上述其它部分连接，能够防止噪声从第1半导体芯片向第2半导体芯片传导。

上述第2半导体芯片在上述第1半导体芯片上被形成多个，上述导体膜通过经过多个上述第2半导体芯片的上述背面上面被形成，就能够汇集在多个第2半导体芯片的背面上面形成导体膜。