[发明专利]电路板及其制法

说明书

技术领域

本发明涉及一种电路板及其制法，更详细说，涉及一种电路板的电性连接结构及制法。

背景技术

目前广为使用的覆晶(Flip Chip)技术，是将一半导体芯片电性连接于一电路板上，该半导体芯片具有一主动面，在该主动面具有多电极垫，而该电路板表面相对于该电极垫具有电性连接垫，该电极垫与该电性连接垫之间形成有焊锡结构，从而以提供该半导体芯片与该电路板之间的电性连接与机械性连接。

请参阅图1A至1E所示，是说明一种现有的电路板制作电性连接结构的制法的剖视示意图；如图1A所示，是提供一电路板本体10，该电路板本体10的至少一表面形成有多电性连接垫11，在该电路板本体10的表面形成有一绝缘保护层12，该绝缘保护层12形成有开孔120以露出该电性连接垫11；如图1B所示，该绝缘保护层12表面置放一网版13，且该网版13具有与该电性连接垫11相对应的开孔130，以露出该电性连接垫11，而受限于对位精度，故该网版13的开孔130均大于该绝缘保护层12的开孔120；如图1C所示，该开孔130中涂布有焊锡材料14；如图1D所示，移除该网版13以露出该焊锡材料14，因该网版13的开孔130大于该绝缘保护层12开孔120，而使该焊锡材料14位于该绝缘保护层12表面形成有侧翼140；如图1E所示，该焊锡材料14经回焊以形成一具有翼缘140’的导电组件14’。

如上述的方式所成型的结构，该导电组件14’具有翼缘140’，使该导电组件14’占有一定面积，且该导电组件14’之间必须保持一定的间距，以避免该电路板本体10与半导体芯片电性连接时，该导电组件14’之间产生电性连接而产生短路的情况；因此，该导电组件14’之间无法缩小间距，且该导电组件14’的翼缘140’占有相当面积，而无法达到高密度细间距分布的使用要求。

因此，如何提供一种电路板的导电组件14’得以避免产生翼缘140’，以提高分布密度，以达细间距分布的使用需求，已成为电路板业界的重要课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的一个目的即在提供一种电路板及其制法，得以避免形成翼缘的导电组件，以提供细间距分布的使用需求。

本发明的又一目的为提供一种电路板及其制法，使导电组件包覆该电性连接垫，从而得以增加该电性连接垫与该导电组件之间的结合力以提高可靠度。

为达上述目的，本发明提供一种电路板，包括：电路板本体，在至少一表面具有多电性连接垫；绝缘保护层，设于该电路板本体表面，且具有相对应该电性连接垫的开孔，该开孔大于该电性连接垫且未接触该电性连接垫的周缘，而为非绝缘保护层定义连接垫(Non SolderMask Defined Pad，NSMD)；以及焊锡材料，设于该电性连接垫的表面，且小于该电性连接垫的直径，该焊锡材料为锡(Sn)、银(Ag)、铜(Cu)、铅(Pb)、铋(Bi)、锌(Zn)、铟(In)等所组成的群组的其中之一。

依上述结构，该焊锡材料经回焊以成为一导电组件，并包覆在该电性连接垫表面，且小于该绝缘保护层的开孔，又该导电组件上表面具有一平整面。此外，该电路板本体的表面进一步包括至少一线路。

本发明的另一实施结构，进一步包括至少一金属凸块，设于该电性连接垫与焊锡材料之间，且该金属凸块的直径等于该焊锡材料，该金属凸块为铜(Cu)、镍/金(Ni/Au，先形成镍层再形成金层)、铬(Cr)或镍/钯/金(Ni/Pd/Au)。

本发明的又一实施结构，进一步包括至少一金属层，设于该电性连接垫表面，该金属层为镍(Ni)、金(Au)、镍/金(Ni/Au，先形成镍层再形成金层)、锌(Zn)及镍/钯/金(Ni/Pd/Au)。

本发明进一步提供一种电路板制法，包括：提供一电路板本体，该电路板本体的至少一表面具有多电性连接垫；在该电路板本体表面形成有一绝缘保护层，且形成有多开孔以对应露出该些电性连接垫，该开孔大于该电性连接垫且未接触该电性连接垫的周缘，而为非绝缘保护层定义电性连接垫(Non Solder Mask Defined Pad，NSMD)；该绝缘保护层的表面、该开孔的表面与该电性连接垫的表面形成有一第二导电层，该第二导电层的表面形成有第二阻层，该第二阻层形成有第三开口以露出该电性连接垫，且该第三开口小于该电性连接垫；在该开口与该电性连接垫的表面电镀形成有焊锡材料，该焊锡材料为锡(Sn)、银(Ag)、铜(Cu)、铅(Pb)、铋(Bi)、锌(Zn)、铟(In)等所组成的群组的其中之一；以及移除该第二阻层及其所覆盖的第二导电层。