[发明专利]半导体器件

说明书

相关申请的交叉引用

在此通过参考2006年9月21日提交的包括说明书、附图和摘要的日本专利申请公开No.2006-256143全部引入。

技术领域

本发明涉及半导体器件，特别涉及对所存储数据执行校验操作的半导体器件。

背景技术

已经开发了例如能够通过将电子注入浮置栅极之中或者从其中提取电子而将信息存储在浮置栅极(FG)中的闪存的半导体器件。闪存包括存储器单元，其各自具有浮置栅极、控制栅极(CG)、源极、漏极以及阱(基板)。在每个存储器单元中，当将电子注入浮置栅极之中的时候，其阈值电压上升，而当从浮置栅极提取电子的时候阈值电压下降。通常，最低阈值电压的分布称为“每个存储器单元的擦除状态”。高于擦除状态的阈值电压分布称为“每个存储器单元的写状态”。当例如存储器单元在其中存储两个比特数据的时候，最低阈值电压的分布对应于逻辑电平“11”。此状态称为“擦除状态”。通过在每个存储器单元上实施写操作并且使得其阈值电压高于擦除状态，可获得对应于每个逻辑电平“10”、“01”和“00”的阈值电压。此状态称为“写状态”。

尽管通常闪存设置有多个存储器单元，存储器单元的阈值电压由于制造等中的不同而变化。因而，在数据写入和数据擦除以及根据存储器单元是设为导通状态还是截止状态而确定存储器单元的阈值电压分布是否落入期望范围之中(参见，例如专利文献1(日本未审查专利出版No.2002-140899)、专利文献2(日本未审查专利出版No.2004-192780)、专利文献3(日本未审查专利出版No.2000-163977)以及专利文献4(日本未审查专利出版No.Hei 11(1999)-242894))之后，闪存执行校验操作，用于向每个存储器单元的控制栅极提供读取电压。

发明内容

同时，闪存通常包括位线，每个位线上具有微小电压差异，即，读取信号根据每个存储器单元的导通和截止状态而出现。此外，闪存具有读出放大器，其检测在每个位线上已经出现的读取信号，并且基于所检测的读取信号而从两个节点输出互补信号，即，彼此具有不同逻辑电平的两个信号。

通常，根据闪存中的校验来同时确定多个存储器单元的阈值电压。当确定每个存储器单元阈值电压分布的下部边缘的时候，将对应于阈值电压期望范围中最小值的读取电压供应到所有以校验为目标的(verify-targeted)存储器单元。如果所有以校验为目标的存储器单元都处于截止状态，则判断其阈值电压是正常的。

另一方面，关于阈值电压分布的上部边缘的确定还需要达到阈值电压分布的窄带化。当确定阈值电压分布的上部边缘的时候，将对应于阈值电压期望范围中最大值的读取电压提供给所有以校验为目标的存储器单元。如果所有以校验为目标的存储器单元都在导通状态，则判断其阈值电压是正常的。即，在当确定阈值电压分布的下部和上部边缘时阈值电压为正常的情况下，互补信号的逻辑电平彼此相反。

在这里，闪存优选地采用这样的配置，以便实现阈值电压分布的上部边缘确定及其下部边缘确定两者，而不必将用于基于互补信号确定每个存储器单元的阈值电压是否正常的确定电路的配置复杂化。

然而，在专利文献1至4的每个中所述的半导体器件中，上述确定电路耦合到输出互补信号的读出放大器的两个节点的任一节点。由此，在专利文献1至4的每个中所述的半导体器件需要控制读出放大器及其外围电路，由此以基于阈值电压分布的下部边缘确定或者其上部边缘确定的执行来将互补信号的逻辑电平取反，以便执行阈值电压分布上部边缘确定及其下部边缘确定两者，而不使得确定电路的配置复杂化。因而，半导体器件伴随着这样的问题，即，需要花费较长时间以确定每个存储器单元的阈值电压是否正常，并且数据写入时间和数据擦除时间延长。

因而，本发明的一个目的是提供一种半导体器件，其能够防止其中电路配置的复杂化、并且在较短时间段内确定每个存储器的阈值电压是否正常。

为了解决上述问题，根据本发明给定方面的半导体器件包括：多个存储器单元，根据其阈值电压存储数据；多个位线，读取信号分别根据存储器单元存储的数据而出现在位线上；多个读出放大器，分别对应于位线而布置，并且其分别检测已出现在位线上的读取信号、并根据检测的读取信号从第一和第二节点输出分别具有彼此不同逻辑电平的第一和第二信号；以及确定单元，根据分别从读出放大器的第一和第二节点接受的第一和第二信号来确定存储器单元的阈值电压是否正常。