[发明专利]先进先出存储器

说明书

技术领域

本发明是有关于一种先进先出存储器，特别是有关于一种高速的先进先出存储器(First In First Out，FIF O)。

背景技术

图1所示为一现有技术中具有四输入四输出的先进先出存储器(First In First Out，FIFO)。先进先出存储器100可应用于中央处理器(Central Processing Unit，CPU)和北桥(North Bridge)之间进行传输数据。先进先出存储器100具有四路多工器(Mux)111、112、113、114、141、142、143和144，暂存器121、122、123和124以及十六路多工器131、132、133和134。其中，暂存器121、122、123和124均为可储存16组32位数据的先进先出暂存器。

输入数据Data0、Data1、Data2和Data3通过四路多工器111、112、113和114存入暂存器121、122、123和124的对应位置。十六路多工器131、132、133和134接收来自暂存器121、122、123和124的暂存数据并输出至四路多工器141、142、143和144。

从图1可以看出，由于四路多工器111、112、113和114必须具有驱动具有储存16组32位的暂存器121、122、123和124的驱动能力，即必须通过写入指针Push从64个32位的存储单元中选择出用来存储数据Data0～Data3的存储单元，使得写入指针Push的负载很大。因此四路多工器111、112、113和114需要较大驱动器，从而增加四路多工器111、112、113和114电路复杂度和传输门的数目，并且由于传输门的数目较多，数据传输也比较慢。同样地，在先进先出存储器100的输出端，存于暂存器121～124的数据需要通过两级多工器，即十六路多工器131～134与四路多工器141～144才能以先进先出的方式输出，进而使得电路复杂度增加而数据传输速度降低。

发明内容

本发明的目的在于提供一种高速的先进先出存储器。

本发明提供一种先进先出存储器，包括：一缓冲单元，包含多个用于存储数据的单元格；一输出控制电路，依据一读取指针与一读取字节数读取所述缓冲单元存储的数据。输出控制电路包含：一选择信号产生模块，根据所述读取指针与读取字节数产生多个选择信号；以及一数据输出模块，依据所述多个选择信号与读取指针，由所述缓冲单元中读取相应单元格的数据，并作为所述先进先出存储器的输出数据输出。

本发明所述的先进先出存储器，通过移位寄存器产生对应于即将用来存储或输出数据的单元格，因此大大降低了读取指针与写入指针的负载，避免使用复杂的驱动电路，从而降低了控制电路复杂度和传输门的数目。由于传输门的数目较少，本发明先进先出存储器具有相对较小的面积和较高的数据传输速度。

附图说明

通过下面结合示例性地示出一例的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：

图1为现有技术的四输入四输出的先进先出存储器的示意图；

图2为根据本发明一实施例的先进先出存储器的示意图；

图3为图2所示先进先出存储器的输入控制电路的示意图；

图4为图2所示先进先出存储器的输出控制电路的示意图；

图5为图4所示先进先出存储器的输出控制电路的详细示意图；

图6a～6c为图5所示选择逻辑的详细示意图。

具体实施方式

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。