[发明专利]垂直式非易失性存储器及其制造方法

说明书

技术领域

本发明是有关于一种垂直式非易失性存储器(vertical non-volatile memory)及其制造方法，且特别是有关于一种可防止掺质剂(dopant)扩散的垂直式非易失性存储器及其制造方法。

背景技术

非易失性存储器是一种可在关闭电源后仍能保留储存资料的存储器。目前非易失性只读存储器的制造方法大多是在衬底上先形成由氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)层所构成的捕捉层(trapping layer)。而这种由ONO层作为捕捉层的存储器称为捕捉层存储器(trapping layer memory)。然后，再于此氧化硅/氮化硅/氧化硅(ONO)层上形成多晶硅栅极，最后在氧化硅/氮化硅/氧化硅(ONO)层两侧的衬底中形成源极区与漏极区。

不过，随着组件尺寸愈来愈小型化，前述捕捉层存储器的捕捉层会愈来愈窄，拉近储存于不同位位置的电荷，而导致可靠度下降。因此，发展出一种垂直式非易失性存储器。这种垂直式非易失性存储器是将数层迭层的半导体层制作成垂直式的源极、漏极和沟道(channel)区，再于迭层的半导体层表面覆盖上述由ONO层作为捕捉层，最后利用字线(word line)当作控制栅极。如此一来，可以在有限的面积中制作更多的非易失性存储器。

然而，这种垂直式非易失性存储器因为源极、漏极和沟道区是紧邻在一起的，所以后续遭遇热工艺时，源极、漏极和沟道区之间的接合(junction)容易发生掺质剂扩散，而改变源极、漏极以及/或是沟道区的大小。

发明内容

本发明的目的在于，提供一种垂直式非易失性存储器，在垂直式主动迭层结构中具有阻挡物，所以可由此控制接合位置(junction location)。

本发明的另一目的在于，提供一种垂直式非易失性存储器的制造方法，可简单地形成垂直式非易失性存储器并可防止掺质剂(dopant)不当扩散。

本发明提出一种垂直式非易失性存储器，包括衬底、数条主动迭层结构、数条字线以及一层储存结构。上述主动迭层结构位于衬底上朝第一方向平行排列，其中每一主动迭层结构包括第一、第二、第三半导体层和第一、第二阻挡物，其中第一半导体层位于衬底上、第二半导体层位于第一半导体层上、第三半导体层位于第二半导体层上、第一阻挡物位于第一与第二半导体层之间、第二阻挡物则位于第二与第三半导体层之间。前述第一与第三半导体层具有第一导电态，第二半导体层则具有第二导电态。至于字线是朝第二方向平行排列，其中每一字线横跨主动迭层结构并填满主动迭层结构之间的空间。而储存结构则位于字线与主动迭层结构之间。

在本发明的一实施例中，上述第一阻挡物为一层薄膜，其材料例如氧化物、氮化物或氮氧化物。

在本发明的一实施例中，上述第一阻挡物的厚度约在10-20埃之间。

在本发明的一实施例中，上述第二阻挡物为一层薄膜，其材料例如氧化物、氮化物或氮氧化物。

在本发明的一实施例中，上述第二阻挡物的厚度约在10-20埃之间。

在本发明的一实施例中，上述第一半导体层/第二半导体层/第三半导体层例如N+/P/N+掺杂层、P+/N/P+掺杂层或SiGe/Si/SiGe层。

在本发明的一实施例中，上述第一半导体层、第二半导体层与第三半导体层例如多晶硅层。

在本发明的一实施例中，上述第一导电态可为N型、第二导电态可为P型；或者，第一导电态为P型、第二导电态为N型。

在本发明的一实施例中，上述储存结构包括第一介电层、储存层与第二介电层。第一介电层覆盖主动迭层结构表面、储存层覆盖于第一介电层上、第二介电层则覆盖于储存层上。而且，上述储存层例如电荷陷入层、浮置栅极或纳米晶体。其中，电荷陷入层的材料例如氮化硅或高介电常数材料。而纳米晶体的材料例如硅、锗或金属纳米晶体。

在本发明的一实施例中，上述储存结构的第一介电层/储存层/第二介电层例如ONO。

在本发明的一实施例中，上述储存结构也可以是由按顺序覆盖主动迭层结构表面的第一氧化层(O1)、第一氮化层(N1)、第二氧化层(O2)、第二氮化层(N2)以及第三氧化层(O3)所构成。其中，上述第一氧化层(O1)、第一氮化层(N1)和第二氧化层(O2)的厚度约小于2nm；较佳是第一氧化层(O1)的厚度在0.5-2nm之间、第一氮化层(N1)的厚度在1-2nm之间、第二氧化层(O2)的厚度在1.5-2nm之间。至于第一氧化层(O1)的厚度最佳约小于1.5nm。

在本发明的一实施例中，上述字线的材料例如掺杂多晶硅、金属硅化物、钌(Ru)、钼(Mo)或钨(W)。